LT4351

14351fd

標準的応用例

MOSFETダイオードOR コントローラ

デュアルの5V冗長電源

特長 多重化電源用OR結合ダイオードの低損失代替用途 大電流容量向けの外付けNチャネルMOSFET MOSFETのゲートドライブ用内蔵昇圧レギュレータ電源 広い入力範囲：1.2V～18V 高速スイッチングMOSFETのゲート・コントロール 入力の低電圧と過電圧の検出 監視用のSTATUS出力とFAULT出力 内蔵MOSFETゲート・クランプ 10 ピンMSOPで供給

アプリケーション 並列電源 無停電電源装置 高信頼性システム N＋1冗長電源

、LT、LTC、LTM、Linear Technology、LinearのロゴおよびBurst Modeはリニアテクノロジー社の登録商標です。PowerPathおよびThinSOTはリニアテクノロジー社の商標です。 その他すべての商標の所有権は、それぞれの所有者に帰属します。

概要LT®4351は外付けのシングルまたはバック・トゥ・バックのNチャネルMOSFETを使って理想に近いダイオードを実現します。この理想的ダイオード機能により、複数の電源を低損失でOR結合することができます。複数の電源を簡単にOR結合して、電源電圧や効率にほとんど影響を与えずにシステム全体の電力を増やし、信頼性を高めることができます。異種電源を効率的にOR結合することもできます。

このデバイスは負荷を基準にして入力電源を監視し、入力電源の方が高いとMOSFETをオンします。MOSFETのRDS(ON)が十分小さいと、LT4351はMOSFET両端の電圧を15mVに制御します。STATUSピンはMOSFETがオン状態であることを示します。

内蔵されている昇圧レギュレータはMOSFETのゲート・ドライブ電圧を発生します。動作電圧が低いので、わずか1.2Vの電源をOR結合することができます。

LT4351は低電圧状態または過電圧状態のあいだ電力経路をディスエーブルします。これらの電圧はUVピンとOVピンの抵抗分割器によって設定されます。低電圧スレッショルドはユーザがプログラム可能なヒステリシスをもちます。過電圧検出はフィルタ処理されて、トリガの誤動作を減らします。

LT4351は10ピンのMSOPパッケージで供給されます。

LOADCLOAD

GATE OUTVIN

VDD

SWLT4351

UV

OV

STATUS

1µF

24.9k1%

232Ω1%

1.47k1%

10µF

5VPOWERSUPPLY

14.7µH

MBR0530

MBR0530

FAULT

GND

Si4862DYSi4862DY

1× 1×

GATEOUT

5V COMMON

VIN

VDD

SWLT4351

UV

OV

4351 TA01

GND

POWERSUPPLY

2

1µF

24.9k1%

232Ω1%

1.47k1%

10µF

5V

4.7µH

MBR0530

MBR0530

STATUS

FAULT

LT4351

24351fd

ピン配置絶対最大定格（Note 1）VIN電圧 .................................................................. −0.3V～19VOUT電圧 ................................................................. −0.3V～19VVDD電圧 ................................................................. −0.3V～30VFAULT、STATUS電圧 ............................................... −0.3V～30VFAULT、STATUS電流 ............................................................ 8mAUV、OV電圧 .............................................................. −0.3V～9VSW電圧 .................................................................. −0.3V～32V動作温度範囲　LT4351C ................................................................. 0°C～70°C　LT4351I ..............................................................−40°C～85°C接合部温度（Note 2） ........................................................125°C保存温度範囲.....................................................−65°C～150°Cリード温度（半田付け、10秒） ...........................................300°C

12345

GATEVDDVINSW

GND

109876

OUTSTATUSFAULTUVOV

TOP VIEW

MS PACKAGE10-LEAD PLASTIC MSOP

TJMAX = 125°C, θJA = 120°C/W

発注情報鉛フリー仕様 テープアンドリール 製品マーキング パッケージ 温度範囲LT4351CMS#PBF LT4351CMS#TRPBF LTZZ 10-Lead Plastic MSOP 0°C to 70°C

LT4351IMS#PBF LT4351IMS#TRPBF LTA1 10-Lead Plastic MSOP –40°C to 85°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

電源と保護VIN Operating Range l 1.2 18 V

IVIN VIN Supply Current VIN = 1.2V, VOUT = 1.1V, VDD = 12.3V VIN = 18V, VOUT = 17.9V, VDD = 29.1V

l

l

1.41 1.71

2 2.1

mA mA

VUV(TH) Undervoltage Turn-Off Voltage Threshold

UV Falling l 290 300 310 mV

IUV(HYST) IUV Hysteresis Difference Between IUV at VUV(TH) + 10mV and VUV(TH) – 10mV

l 7 10 13 µA

IUV UV Input Bias Current VUV = VUV(TH) + 10mV l –100 –400 nA

VOV(TH) Overvoltage Threshold OV Rising l 290 300 310 mV

電気的特性 は全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。注記がない限り、VIN = VOUT = 5V、VDD = 16.1V、VUV = 0.4V、VOV = 0.2V、GATEは開放。

LT4351

34351fd

Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

IOV OV Input Bias Current VOV = VOV(TH) – 10mV l –100 –400 V

VF(ON) FAULT Pin On-Voltage IF = 5mA in Fault Condition l 0.14 0.25 V

IF(OFF) FAULT Pin Leakage Current VF = 30V, VIN = 4.9V l 0.04 1 µA

昇圧電源VBR Boost Regulation Trip Voltage Measured as VDD to VIN, Rising Edge l 10.2 10.7 11.4 V

tOFF Boost Supply Off-Time 600 ns

ISWLIM Boost Supply Switch Current Limit l 350 450 650 mA

ゲート・ドライブVIOR Input-to-Output Regulated Voltage l 4 15 25 mV

∆VGL Gate Voltage Limit VIN = 5V, VOUT = 4.9V, VDD = 13V Measured with Respect to VDD

l –2.3 –3 V

∆VG(MAX) Maximum Gate Voltage VIN = 5V, VOUT = 4.9V, VDD = 16.1V Measured with Respect to VOUT

l 7 7.4 7.8 V

VG(OFF) Gate Off-Voltage VOUT = 5.1V l 0.16 0.30 V

IGSO Gate Source Current VOUT = 4.9V, VGATE = 9V 0.670 A

IGSK Gate Sink Current VOUT = 5.1V, VGATE = 9V 0.670 A

VDD Operating Range l 30 V

IVDD VDD Supply Current VIN = 1.2V, VOUT = 1.1V, VDD = 12.3V, GATE Open VIN = 18V, VOUT = 17.9V, VDD = 29.1V, GATE Open

l

l

3 3.6

4 5.6

mA mA

ステータス機能∆VGIS Minimum Gate Voltage for Turning

On StatusVOUT = 4.9V, ISTATUS = 1mA l 0.75 1 V

VIOGF VIN to VOUT Fault Voltage with Open Gate

VOUT Falling, Measured with Respect to VIN 185 210 230 mV

VST(ON) Status Pin On-Voltage IST = 5mA, VOUT = 4.9V, Status On l 0.13 0.25 V

IST(OFF) Status Pin Leakage Current VST = 30V, Status Off, VIN = 4.9V l 0.04 1 µA

Note 2：TJは周囲温度TAおよび消費電力PDから次式にしたがって計算される。

TJ = TA＋(PD • 120°C/W)

電気的特性 は全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。注記がない限り、VIN = VOUT = 5V、VDD = 16.1V、VUV = 0.4V、VOV = 0.2V、GATEは開放。

LT4351

44351fd

標準的性能特性　注記がない限り、規格値はTA = 25°Cでの値。

過電圧スレッショルドとVIN 過電圧ヒステリシスと温度過電圧オフ遅延と 過電圧オーバドライブ

低電圧スレッショルドと温度 過電圧スレッショルドと温度 低電圧スレッショルドとVIN

IVINと温度 IVDDと温度 ゲートのオフ電圧と温度

TEMPERATURE (°C)–50

290

V UV(

TH) (

mV)

292

296

298

300

310

304

0 50 75

4351 G01

294

306

308

302

–25 25 100 125

VIN = 1.2VVIN = 5VVIN = 12VVIN = 20V

TEMPERATURE (°C)–50

293

V OV(

TH) (

mV)

297

299

305

0 50 75

4351 G02

295

301

303

–25 25 100 125

VIN = 1.2VVIN = 5VVIN = 12VVIN = 20V

VIN (V)0

V UV(

TH) (

mV) 302

306

310

16

4351 G03

298

294

300

304

308

296

292

29042 86 12 14 1810 20

VIN (V)0

V UV(

TH) (

mV) 302

306

310

16

4351 G04

298

294

300

304

308

296

292

29042 86 12 14 1810 20

TEMPERATURE (°C)–50 –25

0

OV H

YSTE

RESI

S (m

V)

10

25

0 50 75

4351 G05

5

20

15

25 100 125

VIN = 5V

OV VOLTAGE ABOVE THRESHOLD (mV)0

0

TURN

-OFF

DEL

AY (µ

s)

2

6

8

10

20

14

10 20 25

3451 G06

4

16

18

12

5 15 30 35

VIN = 5V

TEMPERATURE (°C)–50

1.0

I VIN

(mA)

1.1

1.3

1.4

1.5

2.0

1.7

0 50 75

4351 G07

1.2

1.8

1.9

1.6

–25 25 100 125

VIN = 1.2VVIN = 5VVIN = 12VVIN = 20V

TEMPERATURE (°C)–50

2.0

I VDD

(mA)

3.0

3.5

4.5

0 50 75

4351 G08

2.5

4.0

–25 25 100 125

VIN = 1.2VVIN = 5VVIN = 12VVIN = 20V

TEMPERATURE (°C)–50

0

V GOF

F (V

)

0.05

0.15

0.20

0.25

0.50

0.35

0 50 75

4351 G09

0.10

0.40

0.45

0.30

–25 25 100 125

VIN = 5VVOUT = 5V

VIN = 5VVOUT = 5.1V

LT4351

54351fd

標準的性能特性　注記がない限り、規格値はTA = 25°Cでの値。

10nF容量性負荷でのGATEピンの オンとオフの波 SWピンの標準的波形

SWピンの標準的波形昇圧レギュレータの最大出力で のSWピンの波形

50ns/DIV

VGATE2V/DIV

VIN = 5VVOUT = 4.9V TO 5.1V SQUARE WAVE

4351 G10

TURN ON

TURN OFF

500ns/DIV

VSW5V/DIV

VIN = 5VL = 4.7µH

4351 G11

10µs/DIV

VSW5V/DIV

VIN = 5V4.7µH INDUCTOR

4351 G1210µs/DIV

VSW5V/DIV

VIN = 5V4.7µH INDUCTOR

4351 G13

LT4351

64351fd

ピン機能GATE（ピン1）：MOSFETゲート・ドライブ・ピン。このピンは外部NチャネルMOSFETのゲートに接続されます。UVがVUV（TH）スレッショルドより上で、OVがVOV（TH）スレッショルドより下で、VINがOUTより15mV以上高いとGATEピンは“H”にドライブされます。“H”にドライブされないとき、GATEはアクティブにGNDに引き下げられます。GATEは最大600mAまでシンクまたはソースすることができます。

VDD（ピン2）：ゲート・ドライブの電源ピン。このピンはゲート・ドライブ・アンプの電源ピンです。これは内蔵昇圧レギュレータによって発生させるか、または外部から供給されます。MOSFETをオンするとき、大きな電流パルスがこのピンに流れます。デバイスにできるだけ近づけて配置した1μFのコンデンサでこのピンをバイパスします。このピンの電圧は昇圧レギュレータへの帰還電圧としても機能します。VDD電圧がVIN電圧を10.7Vほど超すと、昇圧スイッチがオフになります。

VIN（ピン3）：入力電源ピン。このピンは制御回路と昇圧レギュレータの電源ピンです。これは、MOSFETを制御するために、OUTとともに入力のひとつとしても機能します。デバイスにできるだけ近づけて配置した低ESR/ESLのコンデンサでバイパスします。

SW（ピン4）：昇圧レギュレータのスイッチ・ピン。このピンは昇圧レギュレータ・スイッチの出力です。これは昇圧インダクタと昇圧ダイオードに接続されます。ピーク・スイッチ電流は内部で450mAに制限されます。GNDとSWの間にはショットキー・ダイオードが必要です。外部のVDD電源が使用される場合、このピンは未接続のままにします。

GND（ピン5）：デバイスのグランド・ピン。このピンは昇圧スイッチ、ゲート・ドライブ、さらに制御回路のグランドです。VINとVDDのバイパス・コンデンサおよびグランド・プレーンをこのピンの近くに接続して、デバイスの性能へのスイッチング電流の影響を最小に抑えます。

OV（ピン6）：過電圧シャットダウン・ピン。このピンは入力の過電圧検出に使われます。これはVINの抵抗分割器に接続されます。電圧がOVスレッショルド（0.3V）を超すと、GATEがGNDに下がり、電力の供給をディスエーブルします。さらに、FAULTピンが“L”に下がって、フォールトを表示します。過電

圧検出にはフィルタ処理が備わっており、誤ったトリガを防ぎます。フィルタ処理はオーバードライブのレベルに依存します。フィルタ処理されたトリップはOVが0.3Vを超すと発生します。OVが0.33Vを超すとゲートは直ちにオフします（フィルタ処理はおこなわれません）。過電圧検出が不要ならば、OVピンを接地します。詳細については「アプリケーション情報」を参照してください。

UV（ピン7）：低電圧シャットダウン・ピン。このピンは低電圧検出に使われます。これはVINの抵抗分割器に接続されます。電圧がUVスレッショルドより下に下がると、GATEがGNDに下がり、電力の供給をディスエーブルします。さらに、FAULTピンが“L”に下がって、フォールトを表示します。UVピンの電圧がスレッショルドよりも下に下がると、10μAの電流が分割器から引き出されてヒステリシスが与えられます。低電圧検出が不要ならば、320mVを超えるがVINは超えない電圧にUVピンを接続します。内部クランプのため、9Vを超す電圧をUVに与えないでください。詳細については「アプリケーション情報」を参照してください。

FAULT（ピン8）：フォールト・コンパレータのステータスピン。このピンはフォールトが発生すると“L”に下がります。UVピンがスレッショルドよりも下に下がるか、OVピンがスレッショルドよりも上に上がるとフォールトが発生します。FAULTピンが“L”のときは、VIN（ソース）電源に問題があることを示します。フォールトのあいだ、GATEはGNDに引き下げられ、MOSFET

をディスエーブルして共通電源が悪影響を受けるのを防ぎます。GATEがコンプライアンス状態になり（GATEがVDD-2.3VまたはOUT＋7.4Vの小さい方に等しい）、VINがOUTより0.21V以上大きいと、FAULTがオンして、MOSFETが正常に機能していない可能性が高いことを示します。このピンを使用しない場合は開放しておきます。

STATUS（ピン9）：MOSFETのステータスピン。このピンはGATE

が0.7V以上VINを超え、VINが15mV以上OUTを超えると“L”に下がります。これはMOSFETがオンしていることを示します。このピンを使用しない場合は開放しておきます。

OUT（ピン10）：共通電源ピン。このピンは電源の共通端子に接続され、MOSFETを制御する片方の入力としてVINと組み合わせて使われます。

LT4351

74351fd

ブロック図

+–15mV

ENABLE

ENABLE

QSW

CUV

COV

0.3V

0.3V

0.33V

COVF

GND

OV

UVR2

R1

RA

SW VDD VIN GATE

VIN

–

+

–

+

324

6

5

7OPEN

MOSFETDETECT

600nsONE

SHOT

–

+

1

10

9

8

10.7VREG

–

+

–

+

RB

–

+

–

+

VIN

FROM INDIVIDUAL SUPPLY

TO COMMON SUPPLY

VOUT

OUT

OUT

ST

STATUS

FAULT

4351 BD

DRIVER

LT4351

84351fd

動作システム設計者が多重化電源を扱う必要のある場合が多くなっています。多重化電源は、並列に冗長電源を接続して信頼性を向上させたり、異種の電源を接続する手段を与えることができます。すべての場合、ダイオードのように振る舞いながら電力損失や電圧降下がないことが望まれます。

ダイオードによるOR結合が、これらの電源を接続する従来の方法でした。この手法の弱点は、ダイオードの順方向電圧降下により効率が低下することです。この電圧降下のばらつきにより、電源の許容誤差も大きくなります。さらに、ダイオードは供給元の電源の状態に関する情報は与えません。範囲を外れた電源が共通電源に影響を与えないようにするには別のコントロールを追加する必要もあります。

LT4351はパス素子としてNチャネルMOSFETを使うことによりこれらの問題を解決します。電力が送られているときMOSFETはオンしているので、電源から負荷への電圧降下は小さくなります。入力源の電圧が出力の共通電源電圧よりも下に下がると、MOSFETがオフするので、理想ダイオードの機能と性能に適合します。

LT4351はシングルのMOSFETまたはデュアルのバック・トゥ・バックMOSFETをドライブします。VIN電圧がOUTよりも大きいとき入力電源から出力電源に電流が流れるのを防ぐにはデュアルMOSFETが選ばれます。

ドライバ・アンプが入力（VIN）と出力（OUT）を監視し、MOSFETを制御します。VINがOUTを15mVほど超すと、GATEは“H”になり、MOSFETをオンするので、電力の供給が可能になります。

低電圧コンパレータCUVと過電圧のコンパレータCOVおよびCOVFも電力経路を制御します。UVピンが300mVより下に下がるか、OVピンが300mVを超すとMOSFETがオフするように、抵抗分割器がUVピンやOVピンと共同でスレッショルドを適切に設定します。

電源ラインの過渡現象を扱いやすくするため、UV入力には電流ヒステリシスをもたせてあります。UVの電圧が300mVの スレッショルドよりも下に下がると、10μAの電流がピンから引き出されます。こうして、ユーザは分割器の適切な値を使ってヒステリシスのレベルを設定することができます。

過電圧シャットダウンは2段階で生じます。まずは、OVピンが300mVの基準を超すと生じます。OVがちょうど基準を超すと、内部コンデンサの充電が開始され、MOSFETをオフする信号を遅延させます。

次に、OVピンが330mVの基準を超すと生じます。OVFコンパレータが直ちにトリップして、GATEをGNDに引き下げます。これにより、オーバードライブの大きさに反比例した遅延が与えられます。これは、重大な過電圧状態発生時の応答時間を犠牲にすることなく、グリッチ耐性も与えます。

FAULT出力はCOV、COVF、およびCUVコンパレータの状態を示します。これはフォールト状態のあいだ“L”になります。GATEがコンプライアンス状態で、VINが0.21V以上OUTよりも高いときも“L”になり、MOSFETが機能していない可能性が高いことを示します。GATEがOUT＋7.4VまたはVDD-2.3Vの小さい方と等しいときにコンプライアンスが生じます。FAULTは、VINまたはOUTのうち電圧の高い方からドライブされます。これは、VINまたはOUTが0.9Vを超すとアクティブになります。VINまたはOUTがこのレベルよりも低いと、出力の状態は保証されません。

ゲート・ドライブは、大電流で広帯域なアンプ（ドライバ）で構成されています。このアンプがイネーブルされると、MOSFET両端の電圧が約15mVになるようにGATE電圧を制御しようとします。MOSFETのオン抵抗が高すぎて制御できないと、GATEはコンプライアンス状態になり、MOSFETは完全にオンします。アンプへの入力はVINとOUTです。GATEピンはVDDから電流をソースし、GNDに電流をシンクします。GATEからVIN

への最大電圧は、VDD-2.3VまたはVOUTより7.4V上またはVIN（内部クランプ電圧）のうち最も小さい電圧です。

STATUSコンパレータ（ST）は、GATEがVINを0.7Vほど超えると“L”に下がります。これはVIN > OUT＋15mVのときに生じます。STATUSピンは“L”になり、電力がMOSFETを通して供給されていることを示します。

VINがOUTより0.21Vほど大きく、GATE > VIN＋7.4Vまたはコンプライアンス状態（GATE = VDD-2.3V）だと、STATUSは“H”になり、MOSFETが開放状態になっている可能性があることを示します。この状態ではFAULTは“L”になり、フォールトの可能性が高いことを示します。

ゲート・ドライブ・アンプとSTATUS機能はVDDから電力を得ます。この回路はVDD > 2.5Vであることを必要とします。VDDが存在すれば、ゲート・ドライブ・アンプとSTATUSは、VINの状態には無関係にアクティブになります。フォールト状態では、GATEはアクティブに“L”に下がります。VDDが失われたとしても、OUTから電力供給を受けて、GATEは（強度は下がりますが）なおもアクティブにプルダウンされ、オフ状態を保証します。

LT4351

94351fd

フォールト・スレッショルドの設定ゲート・ドライブ・アンプは理想ダイオードの機能を実現します。フォールト・コンパレータ（UVとOV）は、入力電圧が規定範囲から外れているあいだ、このアンプをディスエーブルして、このような入力電圧が出力に影響を与えるのを防ぎます。UV

とOVが理想ダイオードの機能の開閉をおこなっていると考えてください。これは通常のダイオードではできないことです。

VINからUVに接続された抵抗分割器とVINからOVに接続された抵抗分割器が、FAULTスレッショルドを設定する普通の方法です。UVの場合、抵抗値は次のように設定されます。

RUVI

RV

UV VR

HYST

UVHYST

UV

FAULT UV

2

1 2

=

=–

•

ここで、UVHYSTは入力で必要な低電圧ヒステリシスです。UVFAULTは入力で必要な低電圧トリップ電圧です。VUVはデ

アプリケーション情報

図1

バイスの低電圧トリップ・ポイント（0.3V）で、IHYSTUVは低電圧ヒステリシス電流（10μA）です。図1を参照してください。

OVピンに接続された分割器は簡単な抵抗分割器です（図2）。

ROVV

R

RV

R R Divider C

BFAULT

OVA

AA B

=

=

–

.,

1

0 3uurrent

ここで、OVFAULTは入力で必要な過電圧トリップ・ポイントで、VOVはOVピンのスレッショルド（0.3V）です。OVピンの電圧ヒステリシスは、室温で7mVです。

抵抗を3本だけ使って両方の分割器を一緒にすることは可能ですが、部品の相互依存性が増します（図3）。UVとOVの入力バイアス電流は200nA未満なので、抵抗値は10k未満に保ちます。

内蔵されている昇圧レギュレータは固定オフ時間制御方式を採用しています。VDDがレギュレーションのトリップ電圧より下に下がると、スイッチは600nsのオフ時間後にオンします。スイッチがオンすると、インダクタの電流が電流リミット（450mA）に達するまでランプアップします。スイッチがオフして、インダクタの電流は外部ダイオード通ってVDDコンデンサを充電します。VDDが依然として低すぎると、スイッチは600nsの固定オフ時間後に再度オンします。

動作昇圧レギュレータは、VINより約10.7V上にVDDをレギュレーションします。VDDがこのレベルを超すと、SWトランジスタのオンはディスエーブルされます。VDDがこのレベルよりヒステリシスの分だけ下に下がると、SWトランジスタはオンすることができます。約0.15Vのヒステリシスがあります。

図2 図3 図4

R2

R1

UV

IHYS10µA

VUV300mV

VIN

UVをオンにする UVをオフにする

R2

R1

UV

IHYS10µA

VUV300mV

4351 F01

VIN

RB

RA

OV VOV300mV

4351 F02

VIN

R2

R3

R1

OV

UV

4351 F03

VIN

C1R2A

R2B

R1

UV

4351 F04

VIN

LT4351

104351fd

その場合、抵抗値は次のように設定されます。

RUVI

RV UV

OVV

UV VR

RV UV

OV UV VR

HYST

UVHYST

UVFAULT

FAULTOV

FAULT UV

OV FAULT

FAULT FAULT UV

3

2 3

1 3

=

=

= ( )

– •

–•

•• –

•

ヒステリシスにより、VINのノイズによる不安定動作が防げます。最も一般的な2つのノイズ源は、MOSFETが最初にオンしてVINのコンデンサの電圧を引き下げるときのVINの電圧低下と、昇圧レギュレータのスイッチがオンしてVINのコンデンサから電流が流れ出すときのVINの電圧低下です。VINとOUTのフィルタには低ESRのコンデンサを使います。

UVピンには電流ヒステリシスが使われているので、UVからグランドにコンデンサを接続してノイズをフィルタ処理すると、実効的にヒステリシスが減少することに注意してください。フィルタ処理は図4に示されているようにR2抵抗を分割して実現することができます。

低電圧フォールト検出を無効にするには、UVピンを0.33Vより高い電圧に接続します。VINが9Vより低ければ、UVをVINに接続することができます。過電圧フォールト検出を無効にするにはOVピンを接地します。VINを超してはいけません。

アプリケーション情報

外部シャットダウン電源をディスエーブルする場合など、MOSFETを外部でオフにするには、オープンコレクタのトランジスタを使ってUVピンを引き下げます。これによって昇圧レギュレータはオフすることなく、動作を継続することに注意してください。

昇圧レギュレータ昇圧レギュレータはVINが0.85Vを超すと直ちに動作を開始します。レギュレータはゲート・ドライブ・アンプの電流をすべて供給します。アンプ自体は約3mAしか必要としませんが、MOSFETのゲートを充電するときは大きな電流パルスを必要とします。VDDに接続された蓄電コンデンサがこの電流を供給します（図6）。

レギュレータの性能はインダクタの値には比較的依存しません。ただし、インダクタの値が動作周波数を制御します。10V未満のVIN電圧には4.7μHのインダクタを、10Vを超すVIN電圧には10μHを推奨します。LT4351と組み合わせて使えるいくつかのインダクタを表1に示します。サイズと形の異なるものが豊富に提供されています。詳細情報および全関連部品については各製造元へお問い合わせください。昇圧レギュレータのスイッチング周波数は約1MHzなので、最高の効率を得るにはフェライト・コアのインダクタを使います。インダクタは少なくとも0.7A

のピーク電流を扱う必要があり、DC抵抗は0.5Ω以下でなければなりません。誘導性スイッチングによるノイズを減らすため、シールドされたインダクタを推奨します。

表1．推奨インダクタPART NUMBER IND (µH) DCR (mΩ) VENDOR

LPS3314-472ML LPS4012-103ML

4.7 10

175 350

Coilcraft 847-639-6400 www.coilcraft.com

744029004 744042100

4.7 10

200 150

Würth Elektronik www.we-online.com

SD3112-4R7-R SD3118-100-R

4.7 10

246 295

Coiltronics www.coiltronics.com

L1D1

D2QSW

GND

SWVDD

CDD

4351 F06

VIN

LT4351

図5．UV機能とOV機能の図解

過電圧をフィルタ処理したフォールト

INPUT基準 OV基準 UV基準

VUV = 0.33V

VUV = 0.3V

VUV < 0.3VVOV > 0.3V

VOV = 0.3V

4351 F05

OVFAULT

UVFAULT + UVHYST

UVFAULT低電圧ヒステリシス

過電圧フォールト：GATEは“L”

低電圧フォールト：GATEは“L”

VIN－VOUTによって制御されたGATE

図6

LT4351

114351fd

2V未満のVINの場合、DC抵抗が0.2Ω未満のものを選択します。

入力電源を基準にしたVDD電流はもっと大きいことに注意してください。入力電流の1次近似は次のようになります。

IV

IVINVDD

IN

VDD= +

110 6

80.

•%

正常動作では、VDD電流は10mA未満で、昇圧レギュレータはBurst Mode®で動作します。負荷が追加されるときは、レギュレータがその負荷に供給する能力があることを確かめる必要があります。負荷が増えるにつれ、昇圧レギュレータは連続モード動作に切り替わります。さらに負荷が増加すると、昇圧レギュレータの電圧が低下します。

負荷が増加した状態でレギュレータを動作させると、デバイスの電力消費が増加して温度が上昇するので、考慮に入れる必要があります。

スイッチ電流リミットの検出からパワー・スイッチをオフするまでの100nsの遅延により、0.45Aのスイッチ・リミットを超すインダクタ電流のオーバーシュートが生じます。オーバーシュートの大きさは、昇圧レギュレータのインダクタンスに依存します。0.75Aのピーク電流を扱えるインダクタを選択すれば、推奨インダクタとして十分です。

ダイオードの選択ショットキー・ダイオードは順方向電圧降下が小さく、スイッチング速度が速いので、LT4351の昇圧レギュレータに最適です。0.75Aのピーク電流を扱うことができ、逆ブレークダウン電圧が最大VINより15V大きなダイオードを選択します。

アプリケーション情報VDDコンデンサの選択出力のリップル電圧を小さく抑えるため、VDDには低ESR（等価直列抵抗）のコンデンサを使います。多層セラミック・コンデンサはESRが非常に小さく、小型パッケージのものが入手できるので最適です。電圧定格がVINより少なくとも12V大きなコンデンサを必ず使ってください。

コンデンサ普通、LT4351には2種類の入力コンデンサが必要です。一方は大きなバルク・コンデンサで、入力の電源ラインのインダクタンスに関連したリンギングを処理し、MOSFETをスイッチングするとき負荷に電荷を供給します。入力の寄生インダクタンスは、CBとそのESRと一緒にLCRネットワークを形成します。入力LCRは、昇圧レギュレータのスイッチ電流またはMOSFET

がオンするときの負荷の過渡電流によって励振される可能性があります。入力インダクタンスにともなうリンギングを減らすには、CBを次のようにします。

CL

RBIN

ESR≥4

2

•

ここで、CBはコンデンサの値、RESRはコンデンサのESR、さらにLINは入力ラインのインダクタンスです。

減衰したリンギングは必ずしも悪くはありませんが、LT4351の理想ダイオードはVINからOUTへの電圧の変動に反応しますので、予期せぬ結果を生じることがあります。一般に、低ESR

の電解コンデンサまたはタンタル・コンデンサが使われます。CBの値が小さい場合のVINを図7aに、値が適正な場合のVIN

を図7bに示します。

図7a．小さなCINコンデンサの場合にMOSFETが オフしたときの入力電圧のリンギングの例

図7b．十分大きなCINコンデンサの場合にMOSFETが オフしたときの入力電圧のリンギングの例

10µs/DIV

VIN200mV

4351 F07a10µs/DIV

VIN200mV

4351 F07b

LT4351

124351fd

アプリケーション情報一例として、500nHのインダクタンスと約100mΩのRESRの場合は次のようになります。

CnF

µF≥ =4 500

0 1200

2•

.

ESRについては販売元のデータを調べて、最善値が得られるまで繰り返します。実際の負荷に応じてCBの容量の追加が必要になることがあります。

昇圧レギュレータを使用する場合、VINからGNDに10μFの低ESRセラミック・コンデンサを接続します。10μFと0.1μFのセラミック・コンデンサをVINとGNDに近づけて接続します。これらのコンデンサはESRの小さなものにします（10μFの場合は10mΩ未満、0.1μFの場合は40mΩ未満）。これらのコンデンサは昇圧レギュレータによって生じるノイズに関連した問題を取り除くのに役立ちます。図8に示されているように、これらは小さな1Ω抵抗によってVIN電源からデカップリングされています。LT4351は、OUTからGNDに小型のセラミック・コンデンサ（10μF）を接続すると性能が向上します。

外部昇圧電源VDDピンには外部電源から電力を供給することができます。この場合、昇圧レギュレータのインダクタとダイオードを単に省いて、SWピンを開放状態のままにします。ゲート・ドライバに必要な電流パルスのため、適切なVDD容量（少なくとも1μFのセラミック）は残します。

VDD電流には、3.5mAのDC電流とMOSFETのゲートの充電に必要な電流（これは必要なゲート電荷とスイッチング周波数に依存します）が含まれます。平均電流は一般に10mA未満です。

MOSFETの選択LT4351は、パス素子にシングルのNチャネルMOSFETまたはデュアルのバック・トゥ・バックNチャネルMOSFETを使います。バック・トゥ・バックMOSFETは、MOSFETのボディー・ダイオードが電流を流すのを防ぎます。

入力電源が出力を超えるときに入力から出力に電流が流れるのを許容できる場合は、シングルMOSFETを使います（制限された過電圧保護）。この場合、ボディー・ダイオードが負荷に電流を流すように、MOSFETのソースは入力側にします。バック・トゥ・バックMOSFETは普通、おたがいのソースが連結されており、ゲートからソースへの最大電圧を超えないようにさらに保護されています。

MOSFETは、RDS(ON)、BVDSSおよびBVGSSに基づいて選択します。BVDSSは十分高くして、VINまたはOUTが最大値をとるときにブレークダウンを防ぎます。RDS(ON)は、最大負荷電流（I2 • RDS(ON)）でMOSFETの電力定格から外れないように選択します。BVGSSは少なくとも8Vにします。LT4351は、VINとOUTの小さな方より7.5V上にGATEをクランプします。このため、ソースとソースが互いに結合されているバック・トゥ・バックMOSFETの場合、VGSの最大定格が8V以上のMOSFETを使うことができます。シングルMOSFETを使う場合、VGSの最大定格を超えないように注意が必要です。MOSFETがオフするとき、GATE電圧はグランドに近く、ソースはVINになります。したがって、MOSFETの最大VGSはVIN(MAX)より大きくなければなりません。

シングルMOSFETが使われていて、ソースがVINに接続されていると、オフしているときのMOSFETのゲートは0.2Vなので、BVGSSは最大VINより大きくなければなりません。

図8．VIN コンデンサ

VIN

1ΩCV310µF

CV110µFCB

LINPARASITIC

CV20.1µF

VINGATE

LT4351

4351 F08

GND

LT4351

134351fd

アプリケーション情報ゲート・ドライブ・アンプは、MOSFET両端の電圧を15mVに安定化しようとします。以下の条件が成立するとレギュレーションが実現されます。

RmVI

：2個のMOSFETの場合

RmV

I

DSLOAD

DSLOA

<

<

152

15

•

DD：1個のMOSFETの場合

このため、非常に小さなRDSが必要になります。これはMOSFET

を並列に接続することで実現できますが、相互を接続する配線レギュレーション抵抗を小さく抑えるように注意してください。レギュレーションを実現できない場合、ゲート・ドライブ・アンプはGATEをクランプ状態にまでドライブして、そのレベルで可能な最善のRDSを実現します。

STATUSSTATUSピンは、入力（VIN）が出力（OUT）を15mVほど超し、GATEがOUTを0.7Vほど超すと電流をシンクします。これは一般に、電力がMOSFETを通して供給されていることを示します。

MOSFETが正常に機能しない場合、GATE電圧は“H”に（GATEクランプ電圧に）ドライブされます。VINがOUTより0.21V以上高いと、FAULTピンが電流をシンクして、問題が発生している可能性があることを知らせます。

MOSFETを流れている電流を直接測定したり確認したりすることはできません。電流は、各電源の電圧と直列抵抗に基づいて、それらのあいだで分担されます。精密な負荷分担が必要な場合、おそらくLTC4350の方が適しているでしょう。

冗長電源LT4351は従来のダイオードに比べて順方向電圧降下が小さいので、冗長電源をOR結合するソリューションが改善されます。順方向電圧降下が小さいと全体の効率が大きく向上し、

負荷の電圧誤差が改善され、電源から電源への移行の精度が増し、電源間の負荷分担の精度も増します。

OR結合は、負荷側または電源側のどちらでも可能です。いくつかの例を図9に示します。負荷側のOR結合は配線の短絡に対して回路を保護するので、一般に最も安全な方法です。

LTC4351は順方向電圧の誤差が厳密なので、ドループ法を使って類似の電源間で電流を均衡させるのが容易です。ドループ法では、電力経路の電源電圧と直列抵抗を使って負荷分担を実現します。この場合、レギュレーションのためにMOSFETのRDS(ON)を小さくします。

LT4351

BOARD

LT4351

LOAD

SOURCE 1

BACKPLANE

SOURCE 2

LT4351 BOARD

LT4351LOAD

4351 F09

SOURCE 1

BACKPLANE

SOURCE 2

図9．冗長バックプレーン電

LT4351

144351fd

アプリケーション情報異種電源のOR結合LTC4351を使うと、種類の異なる電源を簡単に接続することができます。この場合も、順方向電圧降下が小さいので、システムの効率が改善され、電源間の電圧の移行はもっと正確になります。さらに、LTC4351の低電圧と過電圧の機能により、共通ダイオードでは利用できない電源のイネーブルおよびディスエーブルをすることができます。異種電源接続のいくつかの例を図10に示します。

スタートアップに関する検討事項このデバイスには本来のシャットダウンがありません。VINが立上るにつれ、昇圧レギュレータは約0.85Vで起動し、1.1Vまでに完全に動作状態になります。低電圧コンパレータと過電圧コンパレータは1.2Vまでに正確になります。ゲート・ドライブ・アンプはこの期間に、受動プルダウン、OUTが0.8Vを超えていると弱い能動プルダウン、またはVDDが2.2Vを超えていると最大ゲート・ドライブ・シンクのどれかにより、GATEを“L”に保ちます。

VINが1.2Vを超し、VDDが立上ったら、デバイスは正常に動作します。UVピンとOVピンがゲート・ドライバのイネーブルを制御し、ひとたびイネーブルされると、VINからOUTへの電圧がMOSFETのオンを制御します。

ゲート・ドライバがMOSFETをオンするときにVDDが依然充電中だと、GATEピンはゲート・クランプ電圧に達するまで、あるいはゲート・ドライバに追従し始めるまでVDDの上昇に追従します。VINまたはOUTなしにVDDが存在する場合、GATEピンはアクティブに“L”にシンクします。

消費電力LTC4351の内部消費電力は4つの主な成分から成っています。VINからのDC消費電力、VDDからの消費電力、ベース・ドライブを含む昇圧スイッチの消費電力、およびMOSFETの充放電に使われる電流による動的消費電力です。DC成分は以下のとおりです。

PDCVIN = IVIN • VIN

PDCVDD = IVDD • VDD

VINとインダクタの値の関数としての昇圧レギュレータの内部消費電力を図11に示します。図11はレギュレータが常にオンしている最悪条件を表しており、通常の使い方では生じません。

図11．PBOOST(MAX)

VIN (V)0

P BOO

ST (W

)

0.20

0.25

L = 10µH

L = 4.7µH

20

4351 F11

0.15

0.105 10 15

0.30

LT4351

ACアダプタから絶縁されたシステム電源

絶縁されたバッテリ・バックアップ

3電源の OR結合による範囲を外れた電源に対する保護

WALLADAPTER

SYSTEMSUPPLY LOAD

LT4351

BATTERY

WALLADAPTER

LOAD

+

LT4351

BATTERY

LT4351

LT4351

WALLADAPTER

LOAD

4351 F10

+SYSTEMSUPPLY

図10

LT4351

154351fd

アプリケーション情報昇圧レギュレータがVDDの電流を供給するので、電流はVDD

の電源電流（3.5mA）とゲートを充電する平均電流を加えたものです。50nCのゲート電荷を10kHzで充電する場合、これにより0.5mAの電流が加わります。4mAを供給する昇圧レギュレータの消費電力を図12に示しますが、これはもっと一般的な状況を表しています。

最後に、ゲート・ドライバはMOSFETのゲートを充放電するとき内部で電力を消費します。この電力はMOSFETの入力容量と充放電の周波数に依存します。これに関連した電力は次式で近似することができます。

P f V QV

GATE G DD GIN=

• • • –116

ここで、QGはMOSFETをクランプ電圧（7.4V）まで充電するのに必要なゲート電荷で、fGはゲートが充放電される周波数で

す。通常はfGは低く、その電力も非常に小さくなります。50nCのゲート電荷を1kHzの周波数で充電する場合のPGATEを図13

に示します。

合計消費電力はPDCVIN、PDCVDD、PBOOSTおよびPGATEすべての和です。図14は、定常状態での標準的アプリケーションの代表的な全消費電力です。

したがって、ダイの接合部温度は次のように計算されます。

TJ = TA＋θJA • PTOTAL

ここで、TJはダイの接合部温度、TAは周囲温度、θJAはデバイスの熱抵抗（120°C/W）、さらにPTOTALは前述より確認できます。したがって、0.1Wの消費電力によって、周囲温度より12度の温度上昇が生じます。

図12．PBOOST(TYP)

VIN (V)0

P BOO

ST (W

)

0.015

0.020

L = 4.7µH

20

4351 F12

0.010

0.0055 10 15

0.025

図13．PGATEとVIN（VDD = VIN＋10.7）

VIN (V)0

P GAT

E (W

)

0.002

0.003

20

4351 F13

0.001

05 10 15

0.004fGATE = 1kHzQG = 50nC

VIN (V)0

POW

ER (W

)

0.10

0.12

20

4351 F14

0.08

0.065 10 15

0.16

0.14

L = 10µH

L = 4.7µH

VDD = VIN + 100.5mA GATE CURRENT

図14．全電力（標準）

LT4351

164351fd

GATE OUTVIN

UV

OV

1µF

10µF

MBR0530

MBR0530

R11.69k1%

RB25.5k1%

VIN5V

LT4351

SW

VDD

STATUS

5

FAULTGND

Si4838DY

3

7

6

4

2

1 10

9

8RA1.47k1%

R224.9k1%

1Ω

0.1µF

220µF

10µF

5V

2k

4351 F15

OUT

2k

10µF

4.7µH

図15．5V/5Aの設計例

設計例5Aを必要とする5Vシステムの部品選定に関する計算の実例を以下に示します。これをおこなうために2つの電源が使われます。VIN電源は公称値の±5%以内のとき仕様を満たしているとみなされます。UVに対して5%のヒステリシスをもたせます。

したがって、次のようになります。

UVFAULT = 4.75V, UVHYST = 0.25V

OVFAULT = 5.5

2つの別個の抵抗分割器が使われます。

UV分割器の場合、以下のようになります。

RUVI

VA

k 24.9kを使用

R

HYST

UVHYST2

0 2510

25

1

= =µ

= ( )

=

.

RR VUV V

k VV V

UV

FAULT UV

2 24 9 0 34 75 0 3

•–

. • .. – .

=

R1 = 1.68k. 最も近い1%値は1.69kです。

OVの抵抗は本来の抵抗分割器として設定されます。

RA、RB分割器を流れる電流が200μAならば次のようになります。

RV

mAしたがって、

ROV

A

BFA

= =

=

0 3200

1.5k、1.47k (1%)を使用.

UULT

OVAV

R k–..

– .15 50 3

1 1 47

=

RB = 25.48。25.5kを使います。

レギュレーションのためには、MOSFETのRDSは次の不等式を満たす必要があります。

RmVA

mDS < = Ω152 5

1 5•

.

この非常に小さな値を単一のMOSFETで実現することはできないので、複数のMOSFETを使用するか、それともレギュレーションされないオフセットで妥協するか決定する必要があります。RDS(ON)がmΩ単位のものを利用できるので、1個のMOSFETを使ったIR電圧降下はまだ受け入れることができます。RDS(ON) = 4mΩの場合、電圧降下は2 • 5A • 4mΩ = 40mV

です。完成した回路図を図15に示します。

レイアウトの検討事項基板レイアウトに関して2つの検討事項があります。まず、VINとVDDのバイパス・コンデンサはできるだけデバイスに近づけます。GNDピンは共通結線ポイントにします。UVとOVの抵抗分割器もここに結線します。

負荷を流れる（VINとGNDの両方の）電流が意図せずに、PCB

トレースのIR電圧降下によって誤差を生じないように注意してください。

MOSFETへのトレースは幅を広く、長さを短くし、デバイスに近づけます。MOSFETを通る電力経路に関連したPCBトレースは抵抗を小さくします。

アプリケーション情報

LT4351

174351fd

標準的応用例鉛蓄電池によるバックアップ

外部VDDを使った5V冗長電源

GATE OUTVIN

UV

OV

1µF

R11.69k1%

RB25.5k1% LT4351

SW

VDD

STATUS

5

FAULTGND

1ST SOURCE

Si4838DY

3

1Ω

10µF

7

6

4

2

1 10

9

8

RA1.47k1%

R224.9k1%

0.1µF

100µF

10µF

10µF

2k

4351 F15

2k

LOAD

4351 TA03

COMMON

5VSOURCE

12VSOURCE

2ND5V SOURCE

2ND12V SOURCE

2ND LT4351CIRCUIT

+

GATE OUTVIN

UV

OV

1µF

10µF

MBR0530MBR0530

R1365Ω1%

RB73.2k1%

10µH

12VLEAD-ACID

BATTERY

CHARGER

LT4351

SW

VDD

STATUS

5

FAULTGND

Si4408DY

3

7

6

4

2

1 10

9

8

RA1.5k1%

R212.7k1%

1Ω

0.1µF

220µF

10µF

10µF

10k

4351TA02

OUT

LOAD

10k

UVFAULT = 10.8VOVFAULT = 15V

14VPOWERSUPPLY

+

+

LT4351

184351fd

パッケージ

MSOP (MS) 0307 REV E

0.53 ± 0.152(.021 ± .006)

シーティング・プレーン

0.18(.007)

1.10(.043)MAX

0.17 – 0.27(.007 – .011)

TYP

0.86(.034)REF

0.50(.0197)

BSC

1 2 3 4 5

4.90 ± 0.152(.193 ± .006)

0.497 ± 0.076(.0196 ± .003)

REF8910 7 6

3.00 ± 0.102(.118 ± .004)

(NOTE 3)

3.00 ± 0.102(.118 ± .004)

(NOTE 4)

NOTE：1. 寸法はミリメートル / （インチ）2. 図は実寸とは異なる3. 寸法にはモールドのバリ、突出部、またはゲートのバリを含まない。　モールドのバリ、突出部、またはゲートのバリは、各サイドで 0.152mm（0.006"）を超えないこと4. 寸法には、リード間のバリまたは突出部を含まない。　リード間のバリまたは突出部は、各サイドで 0.152mm（0.006"）を超えないこと5. リードの平坦度（成形後のリードの底面）は最大 0.102mm (.004") であること

0.254(.010) 0° – 6° TYP

DETAIL “A”

DETAIL “A”

ゲージ・プレーン

5.23(.206)MIN

3.20 – 3.45(.126 – .136)

0.889 ± 0.127(.035 ± .005)

推奨半田パッド・レイアウト

0.305 ± 0.038(.0120 ± .0015)

TYP

0.50(.0197)

BSC

0.1016 ± 0.0508(.004 ± .002)

MSパッケージ10ピン・プラスチックMSOP

(Reference LTC DWG # 05-08-1661 Rev E)

最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/ をご覧ください。

LT4351

194351fd

リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

改訂履歴

REV 日付 概要 ページ番号C 12/10 「標準的応用例」の図のNチャネルMOSFETの向きを改訂 1

D 12/11 「電気的特性」セクションのVBRの最大値を改訂 3

（改訂履歴はRev Cから開始）

LT4351

204351fd

LINEAR TECHNOLOGY CORPORATION 2003

LT 1211 REV D • PRINTED IN JAPANリニアテクノロジー株式会社102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8FTEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp

関連製品

標準的応用例

製品番号 説明 注釈LTC4352 モニタ機能を備えた理想ダイオード・コントローラ NチャネルMOSFETの制御、0V～18V動作LTC4354 負電圧ダイオードORコントローラおよびモニタ 2個のNチャネルMOSFETを制御、1μsのターンオフ時間、80V動作LTC4355 正電圧ダイオードORコントローラおよびモニタ 2個のNチャネルMOSFETを制御、0.5μsのターンオフ時間、80V動作LTC4357 正の高電圧の理想ダイオード・コントローラ 1個のNチャネルMOSFETを制御、0.5μsのターンオフ時間、80V動作LTC4358 5A理想ダイオード NチャネルMOSFET内蔵、0.5μsのターンオフ時間、9V～26.5V動作LTC4412 ThinSOT™の低損失PowerPath™コントローラ PチャネルMOSFET、3V～28Vの範囲

GATE OUTVIN

UV

OV

1µF

MBR0530MBR0530

R11.07k1%

10µH

12.6VBATTERY1

CHARGER

LT4351

SW

VDD

STATUS

5

FAULTGND

Si4408DY

3

1Ω

1Ω

7

6

4

2

1 10

9

8

R240.1k1%

0.1µF

10µF

100µF

UVFAULT = 11.8V

10µF

10k5%

10k5%

OUT

100k5%

10µF

+

GATE OUTVIN

UV

OV

1µF

MBR0530MBR0530

300k5%

10µH1N914

12.6VBATTERY2

CHARGER

LT4351

SW

VDD

STATUS

5

FAULTGND

POWER IS SWITCHED TO BATTERY2 WHEN BATTERY1 DROPS TO 11.8V

Si4408DY

3

7

6

4

2

1 10

9

8

120k5%

10µF0.1µF

10µF

10µF

10k

4351TA04

OUT

100µF

10k

LOAD+

+

100µF+

補助バッテリ・バックアップ付き主バッテリ