inf01 118 técnicas digitais para computação
TRANSCRIPT
![Page 1: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/1.jpg)
Técnicas Técnicas Digitais para Digitais para ComputaçãoComputação
INF01 118
Transistor Transistor MOS MOS Portas Portas CMOSCMOSPortas ComplexasPortas Complexas Aula 4
![Page 2: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/2.jpg)
Técnicas Digitais
Transistor MOSTransistor MOS
SilícioSilício PolicristalinoPolicristalino CONDUTORCONDUTOR
ÓÓxidoxido de de SilícioSilício SiOSiO22
Semicondutor Germânio ouSilício Monocristalino
EstruturasEstruturas MOSMOS
ÓxidoÓxido de de SilícioSilício SiOSiO22 ISOLANTEISOLANTE
Silício Monocristalino SEMICONDUTOR
MMetaletal
![Page 3: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/3.jpg)
Técnicas Digitais
NN
NN
NN
PP
PoliPoli
SilícioSilício PolicristalinoPolicristalinoÓxidoÓxido de de SilícioSilícioSiOSiO22
Silício Monocristalino
““DifusãoDifusão N”N” SubstratoSubstrato PP
cortecorte
plantaplanta baixabaixa
Transistor MOSTransistor MOS
(semicondutor)
(isolante)
(condutor)
300μm
≈ 0.5μm
2 2 TiposTipos::•• PMOSPMOS•• NMOSNMOS
![Page 4: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/4.jpg)
Técnicas Digitais
NN
NN
NN
““DifusãoDifusão N”N”
SubstratoSubstrato PP
plantaplanta baixabaixa
Contato
FonteFonte DrenoGate
corte
canalcanal
Transistor NMOSTransistor NMOS
S - source, fonteD - drain, drenoG - gate, grade
gate
![Page 5: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/5.jpg)
Técnicas Digitais
NNNN
PP
““DifusãoDifusão N”N”
FonteFonte DrenoGate= 0 VGate= 0 V canal “canal “abertoaberto””
NNNN
PP
FonteFonte DrenoGate = VCCGate = VCC canal “canal “fechadofechado””
Transistor NMOSTransistor NMOS
FuncionamentoFuncionamento:: atravésda carga colocada no gate (G), cargas de sentido opostosão atraídas para a interface com o óxido, formando o canal do transistor. Se estascargas forem do mesmo tipoque as cargas presentes nasregiões de fonte (S) e dreno(D), haverá passagem de corrente (I) entre essasregiões através do canal do transistor.
Transistor NMOS
![Page 6: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/6.jpg)
Técnicas Digitais
Transistor NMOSTransistor NMOS
G = 0VDS
Símbolo: SSSS
DD
GG
-- -- -- N N -- -- + + + + ++ + + + +
-- -- -- -- -- -- ---- -- -- -- -- --
Se G = 0V G = 0V (‘0’)(‘0’)Chave aberta (off)
G = 5VDS
+ + + + ++ + + + +
-- -- -- -- -- -- ---- -- -- -- -- --
Se G = 5V G = 5V (‘1’)(‘1’)Chave fechada (on)
SS
DD
GG
-- -- -- N N -- ---- -- -- N N -- ---- -- -- N N -- --
DD
GG
Substrato Tipo P Substrato Tipo P
![Page 7: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/7.jpg)
Técnicas Digitais
Transistor PMOSTransistor PMOS
G = 5VDS
Símbolo: SS
DD
GG
+ + P + ++ + P + + + + P + ++ + P + +
+ + + + ++ + + + +
-- -- -- -- -- -- ---- -- -- -- -- --
Se G = 5V G = 5V (‘1’)(‘1’)Chave aberta (off)
Se G = 0V G = 0V (‘0’)(‘0’)Chave fechada (on)
SS
DD
GG
SS
DD
GG
G = 0VDS
+ + P + ++ + P + + + + P + ++ + P + ++ + + + ++ + + + +
-- -- -- -- -- -- ---- -- -- -- -- --
Substrato Tipo N Substrato Tipo N
![Page 8: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/8.jpg)
Técnicas Digitais
SSE1E2...En
SSE1E2...En
SSE1E2...En
SSE1E2...En
SSE1E2...En
SSE1E2...En
EE SS
E1 E2 E1 E2 ANDAND NANDNAND OROR NOR NOR XORXOR XNORXNOR0 0 0 1 0 1 0 10 1 0 1 1 0 1 01 0 0 1 1 0 1 01 1 1 0 1 0 0 1
E INVE INV0 10 11 01 0
INV OR AINV OR AND XORND XOR(NOR) ((NOR) (NAND) (XNOR)NAND) (XNOR)
E = S S = E1 + E2 S = E1 E = S S = E1 + E2 S = E1 •• E2 S = E1 E2 S = E1 ⊕⊕ E2E2
PortasPortas LógicasLógicas básicasbásicas PortasPortas XOR/XNORXOR/XNOR
![Page 9: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/9.jpg)
Técnicas Digitais
PortasPortas LógicasLógicasCircuitosCircuitos CMOS CMOS EstáticosEstáticos
E1E1E2E2E3E3
E1E1E2E2E3E3
VDD
VSSVSS
S = f (E1,E2,E3)S = f (E1,E2,E3)
Somente Somente PMOSPMOS
Somente Somente NMOSNMOS
pull uppull up
pull downpull down
As redes PUP (As redes PUP (pull uppull up) e PDN () e PDN (pull downpull down) são duais nas suas topologias.) são duais nas suas topologias.
De Morgan: A De Morgan: A ++ B = A B = A .. BB
==
AND = NAND + INVAND = NAND + INV
•A lógica PMOS permite conectar o sinal de saída a Vcc (5V), ‘1’ lógico.• A lógica NMOS permite conectar o sinal de saída a Gnd (0V), ‘0’ lógico.• Sempre um dos caminhos, para Vccou Gnd, estão fechados para a saída, conectando a mesma a 5V ou 0V.
entradas
![Page 10: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/10.jpg)
Técnicas Digitais
E SE S0 10 11 01 0EE SS
S = 0VS = 0V(S = ‘0’)(S = ‘0’)
E = 5VE = 5V(E = ‘1’)(E = ‘1’)
S = 5VS = 5V(S = ‘1’)(S = ‘1’)
E = 0VE = 0V(E = ‘0’)(E = ‘0’)
INVERSOR CMOSINVERSOR CMOSPortasPortas LógicasLógicas
EE SS
GND
VCC
![Page 11: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/11.jpg)
Técnicas Digitais
INVERSOR CMOSINVERSOR CMOS
• Equação:
S = E
E S
• Esquema Elétrico CMOS
• Esquema Lógico:
PortasPortas LógicasLógicas
• Tabela Verdade:
E SE S0 10 11 01 0
Transistor P
Transistor N
ΔV
ΔV
E S01
10
Terra (GND)
Vcc
![Page 12: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/12.jpg)
Técnicas Digitais
NNNNpoçopoço PP
““DifusãoDifusão N”N”
FonteFontemassa
INVERSOR CMOSINVERSOR CMOSPortasPortas LógicasLógicas
PPPP
SubstratoSubstrato NN
canal Pcanal P canal Ncanal NVCCVCC
““DifusãoDifusão P”P”
![Page 13: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/13.jpg)
Técnicas Digitais
LAYOUT DOINVERSORC M O S
contatometal
Vcc
E
Difusão N
Terra
Polisilício
Difusão P
S = E
Saída
EE SS
GND
VCC
![Page 14: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/14.jpg)
Técnicas Digitais
S = 0VS = 0V
E1 E2 SE1 E2 S0 0 10 0 10 1 10 1 11 0 11 0 11 1 01 1 0
SSE1E1E2E2
E1E1 E2E2
E1E1
E2E2
Dica: A SAÍDA É 0SOMENTE QUANDO TODAS AS ENTRADAS FOREM 1, CASO CONTRÁRIO HAVERÁ 1 NA SAÍDA. CONTRÁRIO DA PORTA ‘AND’.
PortaPorta NAND CMOSNAND CMOSPortasPortas LógicasLógicas
E1E1SS
E2E2
E1E1 E2E2
![Page 15: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/15.jpg)
Técnicas Digitais
PortaPorta NAND CMOSNAND CMOS
• Equação Lógica:
A
B
• Esquema Lógico :
• Esquema Elétrico:
S = A . B
S
PortasPortas LógicasLógicas
S
Vcc
Terra (GND)
A
B
![Page 16: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/16.jpg)
Técnicas Digitais
LAYOUT DANAND
C M O S
contatometal
Vcc
E1
Difusão N
Terra
Polisilício
Difusão P
S = E1.E2
Saída
E2
![Page 17: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/17.jpg)
Técnicas Digitais
Equação Booleana: S = E1 S = E1 ++ E2 E2 S = E1 S = E1 ++ E2 E2 ++ ... ... ++ EnEn
Símbolo:
Tabela Verdade:E1 E2 SE1 E2 S0 0 10 0 10 1 00 1 01 0 01 0 01 1 01 1 0
SSE1E2...En
E1 E2 ... En SE1 E2 ... En S0 0 0 10 0 0 10 1 0 00 1 0 01 0 0 01 0 0 01 1 ... 1 01 1 ... 1 0
Dica: A SAÍDA É 1 SOMENTE QUANDO TODAS AS ENTRADAS FOREM 0, CASO CONTRÁRIO HAVERÁ 0 NA SAÍDA. OU SEJA, 1 EM UMA DAS ENTRADAS JÁ GARANTE 0NA SAÍDA. CONTRÁRIO DA PORTA OR.
E1E2...En
SSPortaPorta NOR CMOSNOR CMOSPortasPortas LógicasLógicas
![Page 18: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/18.jpg)
Técnicas Digitais
PortaPorta NOR CMOSNOR CMOS
• Equação:
S = A + B
• Esquema Lógico:
A
B
S
• Esquema Elétrico CMOS
PortasPortas LógicasLógicas
VCC
S
Terra (GND)
A
B
![Page 19: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/19.jpg)
Técnicas Digitais
PortaPorta NAND CMOSNAND CMOSPortasPortas LógicasLógicas
SS
Terra (GND)
B
VDD
A
D
B
A
C
C D
VDDVDD
terraterra
SS
A B C D
AB SSCD
![Page 20: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/20.jpg)
Técnicas Digitais
LógicaLógica PMOSPMOS
LógicaLógica NMOSNMOS
VccVcc = 5V= 5V
GndGnd = 0V= 0V
SinalSinaldede
saídasaída
SinaisSinaisdede
entradaentrada
SS
E1E1 E2E2
E3E3
E4E4
E1E1
E2E2E3E3
E4E4
GND
VCCPortasPortas CMOSCMOS ComplexasComplexasSCCGSCCG (Static CMOS Complex Gate)(Static CMOS Complex Gate)
![Page 21: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/21.jpg)
Técnicas Digitais
PortasPortas CMOSCMOS ComplexasComplexasSCCGSCCG (Static CMOS Complex Gate)(Static CMOS Complex Gate)
PortasPortas LógicasLógicas
S
Terra (GND)
B
VCC
A
D
B
A
C
C
D
SS = = A A ++ ( B ( B ..(C(C++D))D))
A
B
CD
SS
Exemplo:Exemplo:
O funcionamento complementar das O funcionamento complementar das redes (P e N) é definido pela topologia redes (P e N) é definido pela topologia dual das redes de “dual das redes de “pull uppull up” e de “” e de “pull pull downdown”.”.
![Page 22: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/22.jpg)
Técnicas Digitais
ExercícioExercício
E1E1SS
E2E2
E1E1 E2E2
E3E3
E3E3
E1 E2 E3E1 E2 E30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
SS10101000
E1E1E2E2E3E3
SS
PortasPortas LógicasLógicas
![Page 23: INF01 118 Técnicas Digitais para Computação](https://reader036.vdocuments.mx/reader036/viewer/2022073123/62e5d9ecfb0bee56e0335b57/html5/thumbnails/23.jpg)
Técnicas Digitais
PortasPortas CMOSCMOS ComplexasComplexasSCCGSCCG (Static CMOS Complex Gate)(Static CMOS Complex Gate)
PortasPortas LógicasLógicas
Exemplo: Funções com até 2 transistores em série