indrumarpran.2

6.2. Interfaţa canalelor paralele de intrare /ieşire Interfaţa paralelă în sistemele de microprocesoare pe MI KP580, K1810 sunt realizate pe MI K589ИР12 şi KP580ВВ55A. MI K589ИР12 e realizat după tehnologia TTLŞ, e alimentat de la sursa de +5V şi lucrează la curentul de 130mA. Destinaţia ieşirilor MI e arătată în fig.8.

Fig. 8. Destinaţia ieşirilor MI K589ИР12 Schemele de realizare a porturilor I/O pe MI K589ИР12 pentru canalele programabile cu deservirea prin întrerupere sunt prezentate în fig. 9. Ieşirile pentru cererea la întrerupere sunt conectate nemijlocit la liniile corespunzătoare a magistralei de sistem. În regimul de intrare (MD=0) (fig.9, a) MI K589 primeşte baitul de date de la intrarea DI8....DI1, transmis la intrarea STB, însă-l transmite la MD de la ieşirile DO8.. .DO1 la semnalele alegerii şi citirii DC transmise la intrările SC 1, CS2. În regimul de ieşire (MD=1) (fig.9,b) registrul primeşte un bait de la intrările SC 1, CS2 şi îl transmite la ieşirile DO8...DO1 în perioada întregului interval de ieşire. Intrarea STB e folosită pentru primirea impulsului confirmşrii ieşirii datelor, venit de la DC. El instalează bistabilul de întrerupere şi la ieşirea TNI se instalează semnalul cererii la întrerupere. Ieşirea TNI nu are capacitatea accesului programabil. Deaceea pentru realizarea canalului cu programarea schimbului cu descrierea prin programe, pentru memorizarea şi citirea programată a stării semnalelor de comandă este nevoie de un port de comandă suplimentar, care la fel e realizat pe MI K589ИР12 . În majoritatea cazurilor interfaţa DC a microcalculatorului pe complete de MP KP580, K1810 cu formatele paralele a datelor sunt realizate pe MI KP580BB55A. MI KP580BB55A e realizat pe nMOP-tehnologie, e alimentat de la sursa de +5V şi lucrează cu curentul de 120mA. Destinaţia ieşirilor MI sunt arătate în fig.11. Porturile A şi B –

DO8...DO1 INT

К589ИР12

MD 1CS CS2 DI8...DI1 STB CLR

Ieşirea Cererea la întrerupere

Regimul 0-intrarea1-ieşirea

Alegerea

Ieşirea

Impulsul Resetarea

de 8 biţi, portul C conţine două porturi cîte patru biţi. Poturile sunt legate cu DC cu ajutorul ieşirilor PA7...PA0, PB7...PB0 şi PC7...PC0, programabile pe intrări şi ieşiri. Portul A conţine registrul de ieşire de 8 biţi cu formatoare de ieşire şi registru de intrare de 8 biţi cu formatoare de intrare. El poate funcţiona la intrarea sau ieşirea cuvîntului de 8 biţi în toate trei regimuri . Portul B constă din registrul I/O din 8 biţi cu formatoare de intrare şi ieşire şi el poate fi folosit în două regimuri: 0 şi1. Portul C e format din două registre, cîte 4 biţi fiecare. Fiecărui registru îi corespunde grupa sa de formatoare I/O, folosite pentru intrarea/ieşirea cuvintelor de 4 biţi în regimul 0. La funcţionarea porturilor A şi B în regimurile 1 sau 2 ieşirile portului C sunt folosite pentru primirea şi eliberarea semnalelor de comandă de schimb, iar registrul portului C are funcţia registrului de stări. Registrul cuvîntului de comandă (RCC) conţine informaţia care instalează porturile la intrare şi ieşire în în unul din regimurile lui de lucru. Schimbul cu porturile I/O şi RCC se realizeazp prin MD D7...D0 sub comanda semnalelor, venite la intrarea SC , adresa A1, A0 şi citirea/înscrierea DR , RW (fig.10). La venirea la intrarea RES a tensiunii „unu logic” RCC se instalează în starea în care toate canalele se instalează în regimul „0” pentru introducerea informaţiei. La scoaterea semnalului de la intrarea RES, conţinutul RCC nu se schimbă şi, respectiv, nu se schimbă regimul de lucru al interfeţei. MI e orientat la concordanţa cu anumite magistrale de sistem. Schemele ei de concordanţă cu magistralele procesoarelor pe MI KP580, 8085A şi K1810 sunt arătate în figura 12. MI se aleg după semnalul care e format de selectoarele de adresă (SA). În schemle din figura 12,a SA discifrează adresa de pe A7...A0 a MA, acceptînd accesul la datele de adresă în volum de 256 de baiţi.Cu schimbul dirijează semnalul de pe linia de înscriere/citire a DC. În schema din figura 12,b, cu schimbul dirijează semnalele de pe liniile de înscriere/citire a DC/memoriei. Deaceea SA formează semnalul alegerii la IO/ M =1. În schemă (fig.12,c) MI e conectat la liniile inferioare a DC şi e ales prin A0=0. Intrările A1,0 a MI sunt conectate la liniile A2,1 a magistralei de adrese. Selectorul de adrese discifrează adresa de pe linia A15...A3 a MA, permiţînd accesul împreună cu linia A2,1 la datele de adresă în volum de 64 kbaiţi. La introducerea NI pe liniile D15...D8

a

b Fig. 9. Realizarea porturilor de intrare (a) şi de ieşire (b) pe MI K589ИР12

CS2 DO8...DO1 1CS INT CLR Portul intrării К589ИР12

MD DI8...DI1 STB

AC 1 1

A7...A0 D7...D0 IORD INT0...INT7 RES

A7...A0

INTi

Intrarea

8

CS2 DI8...DI1 1CS INT CLR Portul eşirii К589ИР12

MD DO8...DO1 STB

AC 1 1

A7...A0

8

Ieşirea

Semnalul primirii

Confirmarea ieşirii

A7...A0 D7...D0 IOWD INT0...INT7 RES

Fig. 10. Diagramele temporale a citirii/înscrierii a MI КР580BB55A

2.2V 0.8V

CS

A1,0

Înscrierea WR

D7...D0

Citirea RD

D7...D0

0 min 20ns min

400ns min

100ns min 30ns min

0 min 0 min

300ns min

250ns min 10...150ns

850ns min

Fig.11. Destinaţia ieşirilor a MI KP580BB55A

a

CS A1,A0 D7…D0 RD WR RES

ППИ KP580 BB55A

PA7...PA0 PC7...PC4 PC3...PC0 PB7...PB0

Adresa 00-portul A 01-portul B 10-portul C 11-RCC

Alegerea

Magistrala de date Citirea

Înscrierea Instalarea iniţială Porturile A,B,C,RCC-0 PA,PB,PC-intrarea

8 4 4 8

2 8

CS A1,A0 D7…D0 RD WR RES ППИ KP580 BB55A


AC

A15...A0 D7...D0

IOWC

IORC

RES

A7...A2 A1,A0

8 4 4 8

2 8

PortulA PortulC PortulB

b

c



AC

A15...A0 D7...D0 IO/M

WR

RD

RES

A7...A2 A1,A0

2 8



AC

BHE A19...A0 D15...D0

IOWC

IORC

RES

A15...A3 A0 A2,A1 D7...D0

CS A1,A0

8 4 4 8

8 4 4 8

Fig.12.Schema concordanţei MI KP580BB55A cu magistrala de sistem a procesoarelor pe MI KP580BMA (a), 8085A, K1810BM88 (b) şi K1810BM86 (c) a MD pentru accesul selectorului se foloseşte semnalul alegerii baitului superior de pe linia

EHB . În sistemele mari de microprocesoare , interfeţele DC concordează cu magistrala de sistem prin tamponul magistralei de date. Schema interacţiunii MI KP580BB55A cu magistrala de sistem a procesorului de MI K1810BM86 prin tanpon, realizată pe schema integrată KP580BA87 e arătată în figura 13.

Fig.13. Schema concordanţei MI KP580BB55A cu magistralele sistemului prin tamponul magistralei de date

CS A1,A0 D7...D0 RD WR RES ППИ KP580BB55A


AC 1 1

& & 1

1

1

OE T A ФШД KP580BA87

B

1

BHE 19A … 0A 15D … 0D

INIT

IOWC

IORC

15A … 2A 0A 2A , 1A 7D … 0D

8

8

8 4 4 8

Regimul de lucru şi direcţia schimbului cu DC se programează cu cuvintele de comandă, formatele cărora sunt arătate în figura 14. Cuvîntul de comandă al regimului (fig.14,a) instalează regimul de lucru a grupelor A şi B şi regimul I/O pentru fiecare port. Cuvîntul de comandă pentru activare/resetare a portului C se foloseşte pentru introducerea bit cu bit a informaţiei şi pentru instalarea stării anumitor biţi a portului C la folosirea lui pentru dirijarea cu schimbul în regimurile 1şi 2. Cuvintele de comandă sunt aduse pe interfaţă prin A1, A0=11 şi diferă prin 7 biţi (1-cuvîntul de comandă a regimului, 0-cuvîntul de comandă a activării/resetării portului C). Regimurile de funcţionare a porturilor A şi B se instalează independent, iar cel a portului C depinde de regimurile de funcţionare a porturilor A şi B. La fiecare schimbare a regimului de lucru a oricărui din porturi, toate registrele de intrare a porturilor se resetează în starea de „0” logic. La instalarea regimurilor 1,2 aceasta aduce la anularea tuturor biţilor registrului stării (registrul portului C) şi deaceea e necesar de a realiza instalarea biţilor iniţiali ceruţi a portului cu considerenta regimului de funcţionare a porturilor A şi B.

Fig.14. Formatele cuvintelor de comandă a regimurilor (a) şi a activării/resetării bit cu bit (b) a ППИ KP580BB55A

1 MA I/O I/O MB I/O I/O

7 5 5 4 3 2 1 0

Regimul grupei A

0 0-00 1-1

1 k-2

I/O PA7...PA0

I/O PC7...PC4

Regimul grupei B 0 – 0 1 -1

I/O PB7...PB0

I/O PC3...PC0

Semnul УСИ

0 x x x B2 B1 B0 S/ R

Semnul УСИ

Biţii PC: 100-PC4 000-PC0 101-PC5 001-PC1 110-PC6 010-PC2 111-PC7 011-PC3

0-resetarea 1-instalarea

7 6 5 4 3 2 1 0

Formatul cuvîntului de comandă şi alegerea ieşirilor porturilor sunt arătate în figura 15. În dependenţă de numărul de biţi 4,3,1,0 a cuvîntului de comandă, sunt posibile 16 diferite variante de scheme de intrare/ieşire. La introducerea informaţia de la DC nu se memorizează în registrele porturilor, ci se transmite nemijlocit pe magistrala de date (MD) la semnalul de citire, la intrarea

DR . Informaţia la intrările porturilor trebuie să fie dispusă pînă la apariţia semnalului de citire şi trebuie să fie păstrată după trecerea lui. La introducerea informaţiei de pe MD se înscrie în registrele porturilor şi se păstrează acolo. MI ППИКР580ВВ55А în regimul „0” se foloseşte pentru construcţia canalelor programate de intrare/ieşire cu deservire prin program.

Fig.15. Formatul cuvîntului de comandă (a) şi destinaţia porturilor de ieşire (b) a MI KP580BB55A în regimul 0

CS A1,A0 D7...D0 RD WR

ППИ KP580BB55A


7 6 5 4 3 2 1 0

1 0 0 1/0 1/0 0 1/0 1/0

PA PC7...PC4 PB PC3...PC0 0-ieşirea 1-intrarea

La magistrala de sistem CS A1,A0 D7...D0 RD WR

8

8 4 4 8 sau sau sau sau magistrala I/O

Formatul cuvîntului de comandă, destinaţia ieşirilor porturilor şi formatul cuvîntului stării sunt arătate în figura 16. Grupa A o formează portul PA şi biţii PC7…PC3 a portului C; grupa B – portul PB şi biţii PC2…PC0 a portului C. Biţii PC7, PC6 se programează la intrarea sau ieşirea cuvîntului de comandă. Ceilalţi biţi ai portului C se folosesc în calitate de biţi ai stării pentru

dirijarea cu schimbul. Semnalele de primire, primite de la intrările PC4 ( ABTS ) şi PC2

( BBTS ), înscriu datele în registrele porturilor respectiv A şi B şi instalează fanioanele stării împlinirii registrelor de intrare IBFA, IBFB (1-registrul e plin, 0-registrul e liber) şi fanioanele întreruperii INTA, INTB (1-este întrerupere). Bistabilele PC4, PC3 a portului PC se folosesc pentru păstrarea fanioanelor acceptării întreruperii INTEA, INTEB. Fanioanele IBF şi INT se instalează la semnalul citirii la intrarea DR .

c Fig.16. Formatul cuvîntului de comandă (a), destinaţia ieşirilor porturilor (b) şi formatul cuvîntului stării (c) a ППИ KP580BB55A în regimul 1

CS A1,A0 D7...D0 RD

ПКП KP580BB55A PA PC7,PC6 PC5 PC4 PC3 PC2 PC1 PC0 PB

1 0 1 1 1/0 1 1 x

La magistrala sistemului

8

8 2 magistrala de intrare sau

Magistrala I/O

IBFA

STBA

INTA STBB

IBFB

INTB

8 Magistrala de intrare B

PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0

B/B IBF A INTE A INT A INTE B IBF B INT B

b

a

Formatul cuvîntului de comandă, destinaţia ieşirilor porturilor şi formatul cuvîntului stării sunt arătate în figura 17. Biţii PC5, PC4 se programează la intrarea sau ieşirea, ceilalţi se folosesc pentru păstrarea stării, iar ieşirile lor pentru primirea sau eliberarea semnalelor de

comandă. Biţii PC7 şi PC1 păstrează starea registrelor-tampon de ieşire AFBO , BFBO : FBO =0 – tamponul e plin, FBO =1 – tamponul e liber. Ieşirile lor se folosesc pentru dirijarea

cu DC. Biţii PC3, PC0 se folosesc în calitate de bistabilele cererii la întrerupere, PC6, PC2 –

bistabilele acceptării întreruperii. După aceste semnale sunt instalate fanioanele FBO =1 şi cererile la întrerupere INT=1. Resetarea stării fanioanelor se formează la semnalul înscrierii

RW .

Fig.17. Formatul cuvîntului de comandă (a), destinaţia ieşirilor porturilor (b) şi formatul cuvîntului stării (c) a ППИ KP580BB55A în regimul 1

RD A1,A0 D7...D0 WR ПКП KP580BB55A PA7...PA0 PC7 PC6 PC5,PC4 PC3 PC2 PC1 PC0 PB7..PB0

7 6 5 4 3 2 1 0

1 0 1 0 1/0 1 0 x

PA PC5,PC4 PB


8

Magistrala de ieşire A OBFA

ACKA

Confirmareaieşirii A

INTA

ACKB

OBFB

INTB Magistrala de ieşire B

8 2 8


OBF A INTE A B/B INT A INTE B OBF B INT B

a

b

c

După programarea interfeţei în regimul 1 la ieşirea datelor biţii portului C se află în starea de „0” logic şi e necesar de instalat în starea de „1” logic biţii PC7, PC6, PC1, PC0. Pentru asta se foloseşte cuvîntul de comandă a activării/resetării biţilor portului C. În regimul 1 interfaţa se foloseşte pentru construcţia canalelor programabile de intrare sau ieşire cu deservirea prin program sau cu întrerupere şi a canalelor ADM. E posibilă orice combinaţie I/O din porturile PA, PB şi regimurile 1,0.

Formatul cuvîntului de comandă, destinaţia ieşirilor porturilor PA şi PC şi formatul cuvîntului stării sunt arătate în figura 18. Portul PB poate fi programat pe intrare sau ieşire în regimurile 0 sau 1. Portul PA este bidirecţional, iar pentru dirijarea cu schimbul se folosesc 5 biţi ai portului PC. Pentru instalarea iniţială a biţilor portului PC după programarea regimului e necesar de a folosi cuvîntul de comandă a activării/resetării biţilor portului PC. În regimul 2 MI a interfeţei KP580BB55A se foloseşte pentru realizarea canalelor programabile cu deservire prin program sau prin întrerupere şi a canalelor ADM.

Fig. 18. Formatul cuvîntului de comandă (a), destinaţia ieşirilor porturilor PA şi PB (b) şi formatul cuvîntului stării (c) a ППИ KP580BB55A în regimul 2

1 1 x x x

CS A1,A0 D7...D0 RD WR ППИ KP580BB55A

PA7...PA0 PC7 PC6 PC5 PC4 PC3

OBF A INTE 1 IBF INTE 2 INT A

7 6 5 4 3 2 1 0

Port B


Port B


Magistrala I/O

OBFAACKA

IBFA

STBA INTA

Asigurarea programabilă I/O prin interfaţa pe MI KP580BB55A conţine programul instalării iniţiale a MI şi subprogramele I/O. Pentru programarea MI în sistemele pe MI KP580 e necesar de a forma cuvîntul de comandă în registrul-acumulator şi de a efectua ieşirea lui la adresa MI KP580BB55A la A1, A0=11 (RCC). Analogic se efectuiază programarea în sistemele pe MI K1810 la aranjarea MI KP580BB55A în regiunea DC cu volumul de 256 de baiţi. La aranjarea MI în întregul volum a spaţiului de adresă a DC 64 kbaiţi înainte de eliberarea cuvîntului de comandă e necesar de format adresa DC în registrul DX. Componenţa asigurării programabile I/O depinde de tipul canalului. Pentru dirijarea cu intrarea/ieşirea în canalele programabile prin program se folosesc subprogramele I/O, care conţin programul stării de pregătire a DC. Subprogramele sunt chemate cu comenzile chemării subprogramului. Vom analiza realizarea practică interfeţei canalelor paralele I/O pe baza exemplelor de construcţie a interfeţei radiale paralele (IRP), interfeţei analogo-digitale, interfeţei DC standarde I/O.

Interfaţa IRP (fig.19) e realizată pe MI KP580BB55A în regimul 0. Dirijarea cu schimbul se realizează pe calea programului.

b Fig. 19. Schema (a) şi cuvîntul de comandă (b) a interfeţei radiale paralele

CS A1,A0 D7...D0 RD WR RES ППИ KP580BB55A

PA7...PA0 PC5 PC4 PC2 PC1 PC0 PB7...PB0

AC

F FF FF FF

1 0 0 0 0 0 1 1

A15…A0 D7…D0

CIOW

IORC

RES

2 8

8

8

8

8

Ieşire Semnalul Cererea

Starea adăugătoare

Semnalul Cererea Intrare

7 6 5 4 3 2 1 0

a

PA PC5,PC4 PB PC2,PC0

Interfaţa analogo-digitală se realizează pe MI ADC K1113ПB1. MI conţine o sursă încorporată de tensiune, generator de sincronizare şi comparator. Destinaţia ieşirilor MI e arătată în figura 20. Ieşirile „pămîntul analogic” şi „pămîntul digital” măresc precizia convertării. Însă diferenţa de potenţial între ele nu trebuie să fie mai mare de mV200± . Intrarea zeroului LZ comandă cu diapazonul semnalului analogic de intrare: la LZ=0 diapazonul este egal cu 0…10V, iar la LZ≠ 0 diapazonul este egal cu - 5…+5V.

Fig. 20. Destinaţia ieşirilor pe MI К1113ПВ1

Ciclul ADC se efectuiază la anularea semnalului TRATS . Peste 30 de microsecunde la ieşirea YDAER se formează semnalul de pregătire de nivel scăzut, iar la ieşirile D10…D1 se

formează un cod digital, echivalent cu semnalul de la intrare. În timpul rămas ieşirile se află în

starea a treia. Ciclul convertării se termină la TRATS =1, iar următorul ciclu poate fi început nu mai devreme decît peste două microsecunde. Structura interfeţei analogo-digitale pe MI ADC K1113ПB1 şi ППИ KP580BB55A, formatele cuvîntului de comandă şi cuvîntului stării sunt arătate în figura 21, iar diagramele temporare – în figura 22. ADC poate lucra în diapazoanele semnalului de intrare 0…10, 24V şi – 5…+5V. Comutatorul K e destinat pentru alegerea diapazonului convertării. Cu rezistorul R1 poate fi reglată scara convertării. Dacă diapazonul semnalului analogic de intrare prezintă V5± , atunci rezistenţa R1 se alege în limitele 5…50 ohmi, dacă diapazonul semnalului de intrare - 0…10,24V, atunci rezistenţa R1 de la 100 pînă la 200 de ohmi. Rezistenţa R2 serveşte pentru

D10...D1 START READY

ADC K1113ПB1

AIN GRDA GRDD LZ

Ieşire digitală

Începutul transferului

Pregătirea

Intrarea analogică

Pămîntul analogic

Pămîntul digital

Comanda cu zeroul

reglarea zeroului în limitele 2/1± din bitul inferior. În MI KP580BB55A se foloseşte portul A la intrarea în regimul 1. Schimbul se sincronizează cu semnalul de la ieşirea YDAER .

Deoarece semnalul este potenţial, pentru formarea impulsului la intrarea ABTS sunt folosite bistabilele B1, B2. Durata impulsului trebuie să fie nu mai mică decît 500 ns. Ea este formată de semnalele de sincronizare a DC de pe linie F2TTL a magistralei sistemului. La frecvenţa de sincronizare, egală cu 2 MHz, perioade F2TTL este egală cu 500ns. Se începe ciclul de convertare cu semnalul de la ieşirea IMTA a interfeţei. Tot acest semnal se foloseşte în calitate de cerere la întrerupere pentru subprogramul de intrare. Următorul pas a ADC se iniţiază de semnalul citirii la intrarea DR a interfeţei, care se formează după comanda de introducere a programului. Deoarece intervalul de timp minimal de realizare a comenzii MI KP580BM80A este de 2 microsecunde, atunci intervalul necesar de 2 microsecunde între ciclurile ADC întotdeauna vor fi realizate. Structura, formatele cuvîntului de comandă şi cuvîntul stării interfeţei fotonumărătorului FS-1501 şi perforatorului ПЛ-150 sunt arătate în figura 23. Pentru legătura cu fotonumărătorul se foloseşte portul PB, care lucrează la intrare în regimul 1. Schimbul se sincronizează cu

sincroimpulsurile SI, venite la intrarea BBTS . Pentru dirijarea cu DC semnalele START, STOP se formează de bistabilul B. Bistabilul se instalează în starea „0” şi formează semnalul START după enumerare de pe pelicula de perforat şi înscrierea în portul B a următorului bait de date după semnalul de sincronizare. În aceste condiţii se iniţiază mişcarea peliculei de perforat în fotonumărător cu o poziţie. În starea de „1” bistabilul se instalează după semnalul de citire la intrarea DR . În acest timp la intrarea bistabilului se formează semnalul STOP=1 (START=0) şi mişcarea peliculei se blochează. Perforatorul ПЛ-150 se concordează prin portul A a MI KP580BB55A, care lucrează la ieşire în regimul 1. Biţii PC5, PC4 a portului PC sunt folosiţi pentru păstrarea fanioanelor stărilor situaţiilor deosebite. Semnalul de la ieşirea PC3 se foloseşte în calitate de cerere la întrerupere. Formatoarele liniilor I/O se concordează cu intrările /ieşirile MI şi DC după nivelele semnalelor şi capacitatea de sarcină.

Structura, formatele cuvintelor de comandă şi cuvîntul stării interfeţei a maşinei electrice de tapat (MET) sunt arătate în figura 24 . Pentru intrarea în MET se foloseşte portul A, pentru ieşire – portul B. Ambele porturi se programează în regimul 1. Decodificatoarele DC1, DC2 convertează codurile binare de date în semnale de comandă cu decodificatorul de linii şi impulsuri a MET.

CS A1,A0 D7...D0 RD WR RES

ППИ KP580BB55A INTA STBA PA7...PA0 PC7,PC6 PC5 PC4

AC

D10...D3 D2,D1 START READYADC K1113ПB1

AIN GRDA GRDD LZ

A15…A0 D7…D0

CIOW

IORC

RES

2 8

INT

R1 R2

Intrarea analogică U

U=0…10V U=-5…+5V

SA

TT

S D C R

S D C R

TT

1 1

1 1

B 1

B 2

Fig. 21. Structura (a), cuvîntul de comandă (b) şi cuvîntul stării (c) a interfeţei analogo-digitale pe MI ADC K1113ПВ1

7 6 5 4 3 2 1 0

1 0 1 1 1 x x x


D2 D1 x INTE A INT B x x x

indrumarpran.2

Documents