il livello logico-digitale reti...

1

Pag. 1

HW HW -- Reti CombinatorieReti Combinatorie

Il Livello LogicoIl Livello Logico--DigitaleDigitale

Reti CombinatorieReti Combinatorie

HW HW -- Reti CombinatorieReti Combinatorie-- 22 --

SommarioSommario

Il segnale binario.Algebra di Boole e funzioni logiche.Porte logiche.Analisi di circuiti combinatori.Sintesi di circuiti combinatori.Sintesi con le mappe di Karnaugh.

2

Pag. 2


I I –– Segnali Segnali e e InformazioniInformazioni


Segnali e informazioniSegnali e informazioni

Per elaborare informazioni, occorre rappresentarle (o codificarle).

Per rappresentare (o codificare) le informazioni si usano segnali.

I segnali devono essere elaborati, nei modi opportuni,tramite dispositivi di elaborazione.

In un sistema digitale le informazioni vengono rappresentate, elaborate e trasmesse mediante grandezze fisiche (segnali)che si considerano assumere solo valori discreti. Ogni valoreè associato a una cifra (digit) della rappresentazione.

3

Pag. 3


Il segnale binario (I)Il segnale binario (I)

Segnale binario: una grandezza che può assumere due valori distinti, convenzionalmente indicati con 0 e 1:

– s ∈{0, 1} (low, high - False, True)

Grandezze fisiche utilizzate in un sistema digitaleper la rappresentazione dell’informazione:

⇒ segnali elettrici (tensione, corrente);⇒ grandezze di tipo magnetico (stato di magnetizzazione);⇒ segnali ottici (potenza ottica).


Il segnale binario (II)Il segnale binario (II)

H

L

Valori binari

Segnale (volt)

0 5valori accettativalori emessi

La grandezza fisica che si utilizza (segnale elettricodi tensione) assume solo due valori discreti (binaria).

4

Pag. 4


Il segnale binario (III)Il segnale binario (III)

Elaborazione del segnale binario; si usano due classidi dispositivi di elaborazione:

– reti combinatorie: l’uscita all’istante di tempo t dipendedagli ingressi nello stesso istante.

– reti sequenziali (reti con memoria): l’uscita all’istantedi tempo t dipende dagli ingressi nello stesso istantee dalla “storia passata” (= stato della rete)

Sono tutti circuiti digitali (o numerici).


II II –– Alegbra Alegbra di di CommutazioneCommutazione(o Algebra di (o Algebra di BooleBoole) )

5

Pag. 5


Algebra di CommutazioneAlgebra di Commutazione

Deriva dall’Algebra di Boole e consente di descrivere matematicamente i circuiti digitali (o circuiti logici).

Definisce le espressioni logiche che descrivonoil comportamento del circuito da realizzarenella forma U = f(I)

A partire dalle equazioni logiche è possibile derivarela realizzazione circuitale (rete logica).

I componenti dell’algebra di Boole sono: le variabilidi commutazione, gli operatori fondamentalie le proprietà degli operatori logici tramite le qualiè possibile trasformare le espressioni logiche.


Variabili di commutazione e operatoriVariabili di commutazione e operatori

Precedenza degli operatori: negazione, prodotto, somma.

• Una variabile di commutazione (o variabile logica) corrispondeal singolo bit di informazione rappresentata e elaborata.

• Gli operatori fondamentali sono i seguenti:

Negazione !Aoppure

/A

=1 per A=0=0 per A=1

Somma logica A + B = 0 se e solo seA=B=0

Prodotto logico A · B = 1 se e solo seA=B=1

6

Pag. 6


Operatori logiciOperatori logici

Somma Prodotto Inversione0 + 0 = 0 0 0 = 0 !0 = 10 + 1 = 1 0 1 = 0 !1 = 01 + 0 = 1 1 0 = 01 + 1 = 1 1 1 = 1


ProprietProprietàà degli operatori logici degli operatori logici (I)(I)

Legge AND ORIdentità 1 A = A 0 + A = AElemento nullo 0 A = 0 1 + A = 1Idempotenza A A = A A + A = AInverso A !A = 0 A + !A = 1

7

Pag. 7


ProprietProprietàà degli operatori logici degli operatori logici (II)(II)

Legge AND OR

Commutativa A B = B A A + B = B + A

Associativa (A B) C = A (B C) (A + B) + C =A + (B + C)

Distributiva AND rispetto a OR

A (B + C) =A B + A C

OR rispetto a AND

A + B C =(A + B) (A + C)

Assorbimento A (A + B) = A A + A B = A

De Morgan !(A B) = !A + !B !(A + B) = !A !B


Esempio Esempio di di trasformazionetrasformazione

F(a,b,c)=!a!bc + !abc + !ab!c

Espressione trasformata proprietà utilizzata

!a!bc+!abc+!ab!c idempotenza x+x=x

!a!bc+!abc+!abc+!ab!c associativaxy+xz=x(y+z)

!ac(!b+b) + !ab(c+!c) inverso x+!x=1

!ac1 + !ab1 identità x1=x

!ac + !ab associativa

!a(c + b)

8

Pag. 8


Funzioni combinatorieFunzioni combinatorie

Una funzione combinatoria (o funzione booleana, o funzione logica) corrisponde a un’espressione booleana, contenente una o più variabili booleane e gli operatori booleani AND,OR e NOT:

– dando dei valori alle variabili booleane della funzione combinatoria, si calcola il corrispondente valore della funzione.

Esempio. Funzione logica a 2 ingressi a e b, e 2 uscite S e C:

– S = 1 se e solo se solo uno degli ingressi vale 1– C = 1 se e solo se entrambi gli ingressi valgono 1

Espressioni booleane:• S = a!b + !ab• C = ab


Tabella delle veritTabella delle veritàà

Per specificare il comportamento di una funzione combinatoria è possibile specificare, per ogni possibile configurazione degli ingressi, il valore dell’uscita:tabella delle verità.

La tabella della verità di una funzione a n ingressi ha 2n

righe, che corrispondono a tutte le possibili configurazionidi ingresso.

La tabella delle verità ha due “gruppi” di colonne:– colonne degli ingressi, le cui righe contengono tutte le combinazioni

di valori delle variabili della funzione;– colonna dell’uscita, che riporta i corrispondenti valori assunti

dalla funzione.

9

Pag. 9


EsempioEsempio

F(A, B, C) = AB + !C è una funzione combinatoriaa 3 variabili A, B e C:

– F(0, 0, 0) = 0 0 + !0 = 0 + 1 = 1

– F(0, 0, 1) = 0 0 + !1 = 0 + 0 = 0

– F(0, 1, 0) = 0 1 + !0 = 0 + 1 = 1

– … (e così via)

– F(1, 1, 1) = 1 1 + !1 = 1 + 0 = 1


Esempio: tabella delle veritEsempio: tabella delle veritàà

# riga A B C A B + /C F

0 0 0 0 0 0 + /0 1

1 0 0 1 0 0 + /1 0

2 0 1 0 0 1 + / 0 1

3 0 1 1 0 1 + /1 0

4 1 0 0 1 0 + /0 1

5 1 0 1 1 0 + /1 0

6 1 1 0 1 1 + /0 1

7 1 1 1 1 1 + /1 1

(per comodità nella colonna centraleè riportato anche il calcolo)

colonnauscita

n = 3ingressi

2n = 23 = 8righe

10

Pag. 10


III III –– Porte Porte LogicheLogiche


Porte logiche (circuiti combinatori elementari)Porte logiche (circuiti combinatori elementari)

I circuiti digitali sono formati da componenti digitali elementari, chiamati porte logiche.

Le porte logiche sono i circuiti minimi per l’elaborazione di segnali binari e corrispondono agli operatori elementari dell’algebra di commutazione.

Le porte logiche vengono classificate in base al mododi funzionamento: porta NOT, porta AND, porta OR(sono le porte logiche fondamentali e costituiscono un insieme di operatori funzionalmente completo):

– classificazione per numero di ingressi: porte a 1 ingresso,porte a 2 ingressi, porte 3 ingressi, e così via ...

11

Pag. 11


TransistorTransistor

L’elemento funzionale fondamentale per la costruzione di porte logiche è il transistor.Il transistor è un dispositivo elettronico.Il transistor opera su grandezze elettriche: tensione e corrente.Il transistor funziona come un interruttore.Ha due stati di funzionamento:

– interruttore aperto– interruttore chiuso


Struttura del transistorStruttura del transistor

Vingersso

Valimentazione

Vmassa

Vuscita

emettitore

collettore

base

resistenzalimitatrice

transistor bipolare (BJT)

12

Pag. 12


Funzionamento del transistorFunzionamento del transistor

Se la tensione di base Vingresso è inferiore a una data soglia critica,il transistor si comporta come un interruttore aperto, cioè tra emettitore e collettore non passa corrente, e quindi la tensionedi uscita diventa uguale a quella di alimentazione:

Vuscita = Valimentazione = 5 Volt (in tecnologia TTL)

Se la tensione di base Vingresso è superiore a una data soglia critica,il transistor si comporta come un interruttore chiuso, cioè tra emettitore e collettore passa corrente, e quindi la tensioned’uscita diventa uguale a quella di massa:

Vuscita = Vmassa = 0 Volt (in tecnologia TTL)


Funzionamento del transistorFunzionamento del transistor

Vingersso = 0 Volt

emettitore

collettore

baseVuscita = 5 Volt

5 Volt

0 Volt

aperto

0 Volt

Vingersso = 5 Volt

emettitore

collettore

baseVuscita = 0 Volt

5 Volt

0 Volt

chiuso

5 Volt

≈1 ns = 10−9 s

commutazione

13

Pag. 13


La porta La porta NOTNOT (invertitore)(invertitore)

Il singolo transistor della figura è una porta NOT.Se l’ingresso vale 0 Volt, l’uscita vale 5 Volt.Se l’ingresso vale 5 Volt, l’uscita vale 0 Volt.

La tabella rappresenta il funzionamentodella porta NOT:

Vingresso Vuscita

0 Volt 5 Volt5 Volt 0 Volt


Porta Porta NOTNOT (invertitore, negatore)(invertitore, negatore)

A X

Simbolo funzionale Tabella delle verità

(a 1 ingresso)

A X0 11 0

A X

simbolo semplificato

L’uscita vale 1 se e solo se l’ingresso vale 0.

14

Pag. 14


Porta Porta ANDAND

Tabella delle verità

A B X0 0 00 1 01 0 01 1 1

AX

B

(a 2 ingressi)

Simbolo funzionale

L’uscita vale 1 se e solo se entrambi gli ingressi valgono 1.


Porta Porta OROR


A B X0 0 00 1 11 0 11 1 1

AX

B

(a 2 ingressi)

Simbolo funzionale

L’uscita vale 1 se e solo se almeno un ingresso vale 1.

15

Pag. 15


NAND (NAND (operatore funzionalmente completooperatore funzionalmente completo))


A B X0 0 10 1 11 0 11 1 0

(a 2 ingressi)

Simbolo funzionale


X=!(AB)A

B


NOR (NOR (operatore funzionalmente completooperatore funzionalmente completo))

AX=!(A+B)

B


A B X0 0 10 1 01 0 01 1 0

(a 2 ingressi)

Simbolo funzionale


16

Pag. 16


NAND NAND -- realizzazione realizzazione di NOT, AND e OR di NOT, AND e OR

NOT

!X = !(X X)

X !X

AND

XY = !!(X Y)

Y

X

OR

X + Y = !!(X + Y) = !(!X !Y)X

Y


Altri operatoriAltri operatori: OR : OR esclusivo esclusivo (X(X--OR)OR)

X-OR a 2 ingressi. L’uscita vale 1 se e solo se una sola variabile vale 1 (diseguaglianza):

– generalizzato a n variabili di ingresso: l’uscita vale 1 se e solo seil numero di 1 è dispari.

AX

B

A B X = !AB + A!B

0 0 00 1 11 0 11 1 0

17

Pag. 17


Altri operatoriAltri operatori: X: X--NOR NOR esclusivoesclusivo

X-NOR a 2 ingressi. L’uscita vale 1 se e solo se entrambe le variabili valgono 0 o 1 (eguaglianza):

– generalizzato a n variabili di ingresso: l’uscita vale 1 se e solo seil numero di 1 è pari.

AX

B

A B X = AB + !A!B

0 0 10 1 01 0 01 1 1


GeneralizzazioniGeneralizzazioni

Alcuni tipi di porte a 2 ingressi si possono generalizzarea 3, 4, ecc ingressi.Le due porte a più ingressi maggiormente usate sonola porta AND e la porta OR.Tipicamente si usano AND (o OR) a 2, 4 o 8 ingressi (raramente più di 8).

18

Pag. 18


Porta Porta ANDAND a a 33 ingressiingressi


A B C X0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1

AX

CB

Simbolo funzionale

L’uscita vale 1 se e solo se tutti e 3 gli ingressi valgono 1.


Realizzazione ad alberoRealizzazione ad albero

A

XB

C

La porta AND a 3 ingressi si realizza spesso come albero di porte AND a 2 ingressi (ma non è l’unico modo).

AX

CB

Nota bene: non tutti i tipi di porte a più di 2 ingressi si possono realizzare come alberi di porte a 2 ingressi (funziona sempre con AND, OR, X-OR, X-NOR).

19

Pag. 19


Porta Porta OROR a a 33 ingressiingressi

AXB

C

Simbolo funzionaleTabella delle verità

A B C X0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1

L’uscita vale 0 se e solo se tutti e 3 gli ingressi valgono 0.


Costo e velocitCosto e velocitàà dd’’una porta logicauna porta logica

Costo di realizzazione:– il numero di transistor per realizzare una porta dipende dalla tecnologia,

dalla funzione e dal numero di ingressi;– porta NOT: 1 oppure 2 transistor, porte AND e OR: 3 oppure 4 transistor,

altre porte: ≥ 4 transistor.

Velocità di commutazione:– la velocità di commutazione di una porta dipende dalla tecnologia,

dalla funzione e dal numero di ingressi;– le porte più veloci (oltre che più piccole) sono tipicamente le porte NAND

e NOR a 2 ingressi: possono commutare in meno di 1 nanosecondo (10−9 s,un miliardesimo di secondo).

Il costo e la velocità di commutazione delle porte logiche consentono di ottenere un’indicazione del costo della rete logicache realizza un’espressione booleana e del ritardo di propagazioneassociato alla rete stessa, rispettivamente.

20

Pag. 20


IV IV -- AnalisiAnalisi di di Reti CombinatorieReti Combinatorie


Rete combinatoria (I)Rete combinatoria (I)

A ogni funzione combinatoria, data come espressione booleana, si può sempre associare un circuito digitale, formato da porte logiche, che viene chiamato rete combinatoria.

Gli ingressi della rete combinatoria sono le variabilidella funzione.

L’uscita della rete combinatoria emette il valoreassunto dalla funzione.

21

Pag. 21


Rete combinatoria (II)Rete combinatoria (II)

Una rete combinatoria è un circuito digitale:– dotato di n ≥ 1 ingressi principali e di un’uscita;– formato da porte logiche AND, OR e NOT (eventualmente anche

da altri tipi di porte);– e privo di retroazioni.

Costruzione della rete combinatoria a partire dalla funzione logica:– variabili e variabili negate;– ogni termine dell’espressione è sostituito dalla corrispondente rete

di porte fondamentali;– le uscite corrispondenti ad ogni termine si compongono come indicato

dagli operatori ...


EsempioEsempio

A

F

B

C

A B

!C

ingressiprincipali

uscita

segnaleinterno

segnaleinterno

F(A, B, C) = A B + !C

22

Pag. 22


Simulazione circuitaleSimulazione circuitale(dalla rete alla tabella della verit(dalla rete alla tabella della veritàà))

La tabella delle verità d’una rete combinatoria può anche essere ricavata per simulazione del funzionamento circuitale della rete combinatoria stessa.

Per simulare il funzionamento circuitale d’una rete combinatoria, s’applicano dei valori agli ingressie li si propaga lungo la rete fino all’uscita.


Simulazione circuitaleSimulazione circuitale

A

F

B

C

(corrisponde alla riga 0 della tabella)

Risultato della simulazione: F(0, 0, 0) = 1

0

0

0

0

11

23

Pag. 23



A

F

B

C



0

0

1

0

00



A

F

B

C



0

1

0

0

11

24

Pag. 24



A

F

B

C



1

1

1

1

01


Analisi di reti combinatorie Analisi di reti combinatorie -- dalla rete alldalla rete all’’espressione espressione

A

F

B

C

p

q

r

(1) S’applicano nomi ai segnali interni:p, q e r

schema logico

25

Pag. 25


(2) Si ricavano le espressioni booleane corrispondenti ai segnali interni:– p = !A B– q = !C– r = !A C

A

F

B

C

p

q

r

schema logico



(3) Si ricava l’uscita come espressione booleana in funzione dei segnali interni:

– F = p + q + r(4) Per sostituzione, si ricava l’uscita come espressione booleana

in funzione degli ingressi principali:– F = p + q + r– F(A, B, C) = !A B + !C + !A C

A

F

B

C

p

q

r

L’espressione booleanacosì trovata ha una struttura conformeallo schema logicodi partenza.


26

Pag. 26


# riga A B C /A B + /C + /A C F

0 0 0 0 /0 0 + /0 + /0 0 1

1 0 0 1 /0 0 + /1 + /0 1 1

2 0 1 0 /0 1 + /0 + /0 0 1

3 0 1 1 /0 1 + /1 + /0 1 1

4 1 0 0 /1 0 + /0 + /1 0 1

5 1 0 1 /1 0 + /1 + /1 1 0

6 1 1 0 /1 1 + /0 + /1 0 1

7 1 1 1 /1 1 + /1 + /1 1 0

(per comodità è riportato anche il calcolo)

Analisi di reti combinatorie Analisi di reti combinatorie -- dalldall’’espressione alla tabella delle veritespressione alla tabella delle veritàà


Reti combinatorie equivalentiReti combinatorie equivalenti

Una funzione combinatoria può ammettere più reti combinatorie differenti che la sintetizzano.

Reti combinatorie che realizzano la medesima funzione combinatoria si dicono equivalenti.

Esse hanno tutte la stessa funzione (tabella delle verità), ma possono avere struttura (e costo) differente.

27

Pag. 27


Due reti equivalentiDue reti equivalenti

F1 = AB + ACF2 = A(B + C)Trasformazione:F1 = AB + AC =

= A(B + C) == F2

(prop. distributiva)

A

FB

C

AB

AC

AB+AC

R1

AF

B

CB+C

A(B+C)

R2


Costo e velocitCosto e velocitàà di reti combinatoriedi reti combinatorie

Il costo d’una rete combinatoria si valuta in vari modi(criteri di costo):

– numero di porte, per tipo di porta e per quantità di ingressi della porta;– numero di porte universali (NAND o NOR);– numero di transistor;– complessità delle interconnessioni;– e altri ancora …

La velocità d’una rete combinatoria è misurata dal tempo che una variazione di ingresso impiega per modificare l’uscita della rete(o ritardo di propagazione)

– per calcolare la velocità di una rete combinatoria, occorre conoscerei ritardi di propagazione delle porte logiche componenti la rete,e poi analizzare i percorsi ingressi-uscita.

28

Pag. 28


VelocitVelocitàà: esempio: esempio

A

F

B

C

Ritardo totale = 5 ns = 5 10−9 s

Frequenza di commutazione = 1 / 5 ns = 200 MHz

0

0

0

0

11

2 ns

1 ns2 + 3 = 5 ns

2 ns

1 ns3 ns


CostoCosto e e ritardo ritardo di di propagazione propagazione di di reti equivalenti reti equivalenti ((porteporte a 2 a 2 ingressiingressi) ) F(a,b,c)=!a!bc + !F(a,b,c)=!a!bc + !abcabc + !+ !abab!c = !a(c+b)!c = !a(c+b)

a b c a b c

a b c

Porte a 2 ingressi:

AND: Costo = 4, Rit. = 10

OR: Costo = 4, Rit. = 12

NOT: Costo = 1, Rit. = 2

29

Pag. 29


V V -- SintesiSintesi di di Reti CombinatorieReti Combinatorie((forme canonicheforme canoniche))


Sintesi di reti combinatorieSintesi di reti combinatorie

La sintesi di una rete combinatoria espressa come tabelladelle verità, consiste nel ricavare lo schema logico(il circuito digitale) che calcola la funzione combinatoria.

In generale, per una data tabella delle verità possono esisterepiù reti combinatorie (la soluzione al problema di sintesinon è dunque unica).

Esistono svariate procedure di sintesi di reti combinatorie,che differiscono per:

– complessità della procedura di sintesi;– ottimalità della rete combinatoria risultante,

per dimensioni e velocità.

30

Pag. 30


Sintesi di reti combinatorie: forme canoniche Sintesi di reti combinatorie: forme canoniche

Data una funzione booleana, la soluzione iniziale al problema di determinare una sua espressione consiste nel ricorsoalle forme canoniche.

Le forme canoniche sono, rispettivamente, la forma sommadi prodotti (SoP) (sintesi in 1a forma canonica) e quella prodotto di somme (PoS) (sintesi in 2a forma canonica).

Data una funzione boolena esistono una e una solaforma canonica SoP, e una e una sola forma canonica PoS,che la rappresentano.


Sintesi in Sintesi in 11aa forma canonicaforma canonica(o sintesi come somma di prodotti)(o sintesi come somma di prodotti)

Data una tabella delle verità, a n ≥ 1 ingressi, della funzione da sintetizzare, la funzione F che la realizza può essere specificata come:

– LA somma logica (OR) di tutti (e soli) i termini prodotto (AND) delle variabili di ingresso corrispondenti agli 1 della funzione.

– ogni termine prodotto (o mintermine) è costituito dal prodotto logico delle variabili di ingresso (letterale) prese:

• in forma naturale se valgono 1;• in forma complementata se valgono 0.

31

Pag. 31


11aa forma canonicaforma canonica

Si consideri l’esempio seguente :

È intuitivo osservare come la funzione possa essere ottenutadallo OR delle funzioni seguenti:

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f2(a,b)0 0 00 1 01 0 01 1 1

a b f1(a,b)0 0 00 1 11 0 01 1 0

= +


Per cui, intuitivamente, s’ottiene:

– Poiché, per esempio, quando a = 0 e b = 1 il prodottoa’b assume valore 1, mentre vale 0 in tutti gli altri casi.

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f2(a,b)0 0 00 1 01 0 01 1 1

a b f1(a,b)0 0 00 1 11 0 01 1 0

= +

f1(a,b)=a’b f2(a,b)=ab


32

Pag. 32


Ne consegue:

Mettendo in OR i mintermini della funzione s’ottiene l’espressione booleana della funzione stessa espressa come somma di prodotti.

– nel mintermine (prodotto) una variabile compare nella forma naturale (x) se nella corrispondente configurazione di ingresso ha valore 1,nella forma complementata (x’) se ha valore 0.

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f2(a,b)0 0 00 1 01 0 01 1 1

a b f1(a,b)0 0 00 1 11 0 01 1 0

= +

a’b abf(a,b) +=



Esempio: funzione maggioranzaEsempio: funzione maggioranza

Si chiede di sintetizzare (in 1a forma canonica) una funzione combinatoria dotata di 3 ingressi A, B e C,e di un’uscita F, funzionante come segue:

– se la maggioranza degli ingressi vale 0, l’uscita vale 0;– se la maggioranza degli ingressi vale 1, l’uscita vale 1.

33

Pag. 33


Tabella delle veritTabella delle veritàà

L’uscita vale 1 se e solo se 2 o tutti e 3 gli ingressi valgono 1(cioè se e solo se il valore 1è in maggioranza)

# riga A B C F

0 0 0 0 0

1 0 0 1 0

2 0 1 0 0

3 0 1 1 1

4 1 0 0 0

5 1 0 1 1

6 1 1 0 1

7 1 1 1 1mintermini


Espressione Espressione booleanabooleana

Dalla tabella della verità si ricava, tramite la sintesi in 1a forma canonica (somma di prodotti), l’espressione booleana che rappresenta la funzione:

F(A, B, C) = !A B C + A !B C + A B !C ++ A B C

Dall’espressione booleana si ricava la rete combinatoria (il circuito), che è sempre a 2 livelli.

34

Pag. 34


F

A B C /A /B /C

A

B

C

/C 0 1 1/A B C

1 0 1A /B C

1 1 0A B /C

1 1 1A B C

Rete combinatoria: schema logicoRete combinatoria: schema logico


Sintesi in Sintesi in 22aa forma canonicaforma canonica(o sintesi come prodotto di somme)(o sintesi come prodotto di somme)

Data una tabella delle verità, a n ≥ 1 ingressi,della funzione da sintetizzare, la funzione Fche la realizza può essere specificata come:

– il prodotto logico (AND) di tutti (e soli) i termini somma (OR) delle variabili di ingresso corrispondenti agli 0 della funzione.

– ogni termine somma (o maxtermine) è costituito dalla somma logica delle variabili di ingresso (letterale) prese:

• in forma naturale se valgono 0;• in forma complementata se valgono 1.

35

Pag. 35


Si consideri nuovamente lo stesso esempio:

È intuitivo osservare come la funzione possa essere ottenuta dall’AND delle funzioni seguenti:

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f2(a,b)0 0 10 1 11 0 01 1 1

a b f1(a,b)0 0 00 1 11 0 11 1 1

= *



Per cui, intuitivamente, s’ottiene:

– infatti, per esempio, quando a = 0 e b = 0 il termine(a’b’)’ assume valore 0, mentre vale 1 in tutti gli altri casi;

– o anche:

a b f(a,b)0 0 00 1 11 0 01 1 1

a b f2(a,b)0 0 10 1 11 0 01 1 1

a b f1(a,b)0 0 00 1 11 0 11 1 1

= *

f1(a,b)=(a’b’)’ f2(a,b)=(ab’)’

f1(a, b)= a + b f2(a, b)= a’ + b


36

Pag. 36


Applicando le leggi di De Morgan, s’ottiene le trasformazione seguente:

Mettendo in AND i maxtermini della funzione s’ottienel’espressione booleana della funzione stessa espressacome prodotto di somme:

– nel maxtermine (somma) una variabile compare nella forma naturale (x) se nella corrispondente configurazione di ingresso ha valore 0,nella forma complementata (x’) se ha valore 1.

f1(a,b)=(a’b’)’ f2(a,b)=(ab’)’f1(a,b)=(a+b) f2(a,b)=(a’+b)

(a+b) (a’+b)f(a,b) *=



Sintesi POSSintesi POS

F=(A+B+C)(A+B+!C)(A+!B+C)(!A+B+C) # riga A B C F

0 0 0 0 0

1 0 0 1 0

2 0 1 0 0

3 0 1 1 1

4 1 0 0 0

5 1 0 1 1

6 1 1 0 1

7 1 1 1 1

maxtermini

37

Pag. 37


VI VI -- SintesiSintesi di di Reti CombinatorieReti Combinatoriedi di Costo MinimoCosto Minimo

tramite Mappe tramite Mappe di di Karnaugh Karnaugh


Costo dCosto d’’una rete logica una rete logica (I) (I)

Sintesi in 1a forma canonica: la funzione logica ottenutaè costituita dagli elementi seguenti:

– n° di mintermini pari agli 1 della funzione;– per ogni mintermine, n° di letterali pari al numero delle variabili

d’ingresso;– (dualmente per la 2a forma canonica).

Il costo della rete è funzione sia del n° di minterminiche del numero di letterali.

38

Pag. 38


Costo dCosto d’’una rete logica una rete logica (II) (II)

L’uso delle proprietà e dei teoremi dell’algebradi commutazione consente di semplificarel’espressione logica:

– ridurre sia il n° di mintermini che il numero di letterali.

La semplificazione tramite le proprietà e i teoremi dell’algebra:

– non è esprimibile tramite un algoritmo di riduzione;– non garantisce d’arrivare alla forma minima dell’espressione,

cioè a quella costituita dal minimo numero di mintermini,ciascuno con il minimo numero di letterali (sempre espressacome forma di prodotti).


Considerazioni sulla riduzione Considerazioni sulla riduzione (I) (I)

Dati due mintermini che differiscono per un solo letterale(che compare quindi in forma naturale e in forma complementata).

Applicando le proprietà distributiva, inverso e elemento nullos’ottiene un solo termine prodotto costituito da tutti e soli i letterali identici nei due mintermini:

!x !y z + !x y z = !x z (!y + y) = !x z 1 = !x z

I due mintermini si dicono logicamente adiacenti.

39

Pag. 39


Considerazioni sulla riduzione Considerazioni sulla riduzione (II) (II)

Dati 2 (= 21) mintermini logicamente adiacenti è possibile sostituirli con un unico termine prodotto in cui è stato eliminato 1 letterale,qualunque sia il n° di letterali (>=1) che li compongono originariamente

!x !y z + !x y z = !x z (!y + y) = !x z 1= !x z

Dati 4 (= 22) mintermini logicamente adiacenti è possibile sostituirlicon un unico termine prodotto in cui sono stati eliminati 2 letterali, qualunque sia il n° di letterali (>=2) che li compongono originariamente:

!x !y z + !x y z + !x !y !z + !x y !z =!x z (!y + y) + !x !z (!y + y) =!x z 1 + !x !z 1 =!x (z + !z) =!x


Mappe Mappe di di Karnaugh Karnaugh (I)(I)

Sono un metodo tabellare di rappresentazione della tabella della verità.

Sfruttano, nella rappresentazione, l’adiacenza logicatra mintermini.

Consentono di derivare un algoritmo per la semplificazione automatica delle espressioni come somme di prodotti(o prodotti di somme).

Algoritmo:– ricerca degli implicanti;– identificazione degli implicanti primi;– copertura della funzione.

40

Pag. 40


Mappe Mappe di di Karnaugh Karnaugh (II)(II)

Ricerca degli implicanti:– sono sottogruppi di 2n celle adiacenti (corrispondenti agli 1 della

funzione) per le quali n variabili assumono sempre sia la forma naturale che quella complementata. Nel termine prodotto corrispondente è quindi possibile semplificare n letterali di ingresso.

Individuazione degli implicanti primi:– sono implicanti di dimensione massima (generano quindi il minimo

numero di letterali nel termine prodotto corrispondente).

Copertura della funzione: ricerca del numero minimo di implicanti primi che coprono tutti gli 1 della funzione (si genera quindi il numero minimo di termini prodotto). Gli implicanti primi possono anche essere parzialmente sovrapposti.


MAPPA DI KARNAUGH MAPPA DI KARNAUGH -- EsEs. 1. 1

Sia data la funzione seguente:

f (x, y) = f (0, 2, 3) = !x !y + x !y + x y

f (x, y) = x + !y

m x y f0 0 0 11 0 1 02 1 0 13 1 1 1

yx 0 10 11 1 1

Mappa di Karnaugh SOP


Implicanti

primi0

1

2

3

41

Pag. 41



f (x, y, z) = f (0, 4, 6, 7)= x y z + x y !z + x !y !z + !x !y !z

m x y z f0 0 0 0 11 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 15 1 0 1 06 1 1 0 17 1 1 1 1




y zx 00 01 11 100 11 1 1 1

f (x, y, z) = x y + !y !z

Mappa di Karnaugh SOP

Implicanti

primi

La disposizione delle configurazioni per colonna rispetta il criterio di adiacenza.Le configurazioni sono a distanza hamming unitaria

0 1 3 2

65 74

42

Pag. 42


MAPPA DI KARNAUGH MAPPA DI KARNAUGH -- EsEs. 2 bis. 2 bis

f (x, y, z) = x y + x !z + !x !y !z

m x y z f0 0 0 0 11 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 15 1 0 1 06 1 1 0 17 1 1 1 1

Tabella della verità

y zx 00 01 11 100 11 1 1 1

f (x, y, z) = x y + !y !z


Esempi dEsempi d’’implicanti implicanti

p1

p2 p3

p4

p5

u vx y 00 01 11 1000 1 101 1 1 111 110 1

p1 = !x ⋅ !u è implicante primo

p2 = !x ⋅ y ⋅ v è implicante primo

p3 = y ⋅ u ⋅ v è implicante primo

p4 = !x ⋅ !u ⋅ !v è implicante (ma non primo,perché ⊂ in p1)

p5 = x ⋅ !y ⋅ u ⋅ !v è implicante primo (ed èanche mintermine)

il livello logico-digitale reti...

Documents