iii. diseÑo de circuitos secuenciales 3.2...

III. DISEÑO DE CIRCUITOS SECUENCIALES 3.2 CIRCUITOS SECUENCIALES SÍNCRONOS

3-21R. ESPINOSA R. y P. FUENTES R.

2. CIRCUITOS SECUENCIALES SINCRÓNICOS

El comportamiento de los circuitos secuenciales se determina de las entradas, las salidasy los estados de los multivibradores (MVB). Ambas entradas y el estado siguiente son una funciónde las entradas y el estado presente. El análisis de los circuitos secuenciales consiste enobtener una tabla o un diagrama de la secuencia de tiempos de las entradas, salidas y estadosinternos. Es posible escribir expresiones de Boole que describan el comportamiento de los circuitossecuenciales. Sin embargo, estas expresiones deben incluir la secuencia de tiempos necesariadirecta o indirectamente.

Un diagrama lógico secuencial se reconoce como un circuito si éste incluye multivibradores.Los MVB pueden ser de cualquier tipo y el diagrama lógico puede o no incluir compuertascombinacionales. Muchos circuitos lógicos contienen MVB, multivibradores monoestables ycompuertas lógicas que se conectan para realizar una operación específica. Con frecuencia seusa una señal de reloj primaria para ocasionar que los niveles lógicos del circuito pasen a travésde una determinada secuencia de estados. En términos generales, los circuitos secuenciales seanalizan siguiendo el procedimiento que se describe a continuación:

1. Examinar el diagrama del circuito y buscar estructuras como contadores o registros decorrimiento para su simplificación.

2. Determinar los niveles lógicos que estén presentes en las entradas de cada multivibradorantes de la incidencia del primer pulso del reloj.

3. Utilizar estos niveles para determinar la forma en que cada multivibrador cambiará enrespuesta al primer pulso de reloj.

4. Repetir los pasos 2 y 3 para cada pulso sucesivo de reloj.

En la FIGURA 3, se muestra un circuito secuencial utilizando multivibradores J-K con reloj.



2.1. CIRCUITOS SECUENCIALES SINCRÓNICOS

2.1.1. Modalidad de reloj

El siguiente diagrama muestra el algoritmo dediseño y análisis de los circuitos secuencialessíncronos en la modalidad de reloj.

Ejemplo de análisis:

1. Deducir la función del siguiente circuito:

La ecuación de estado para el MVB J-K es:

. . . . . . . . . . . . . . . (I)

. . . . . . . . . . (II)

. . . . . . . . . . (III)

Del circuito se tiene:

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (1)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (2)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (3)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (4)

Sustituyendo (1) y (2) en (II):

. . . . . . . . . (5)

Sustituyendo (3) y (4) en (III):

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (6)

De las ecuaciones (5) y (6), se obtienen las mascarillas para las tablas de estados. Utilizandomapas de K:



Tablas de estados (asignando 00=q0, 01=q1, 11=q2 y 10=q3):

y1 y0 x = 0 x = 1 y1 y0 qv x=0 x=1 y1 y0 qv x=0 x=1

0011

0110

0010

0010

0111

1011

0011

0110

q0

q1

q2

q3

q0

q0

q2

q0

q1

q3

q2

q2

0011

0110

q0

q1

q2

q3

q0,0

q0,0

q2,0

q0,0

q1,0

q3,0

q2,0

q2,1

Función:

Circuito detector de secuencia con restauración externa con código 111 (en el tercer pulsoZ=1).

Ejemplo de diseño

Se debe diseñar un circuito secuencial en la modalidad de reloj, que cuente con unmecanismo externo de restauración que, cuando sea necesario, deberá restaurar al circuito alestado inicial. Determinar un diagrama de estados del circuito, de tal manera que genere unasalida 1 para un período de reloj que coincida sólo con la segunda entrada de 0 de una secuenciaque se compone exactamente de 2 unos (no más de 2) seguidos por 2 ceros. Cuando la salida ha



sido 1 durante un período de reloj, la salida se mantendrá en 0 hasta que el circuito se restaureexactamente.

Diagrama de bloques. Carta de Tiempo.

Diagrama de estados. Tabla de estados.

qv x=0 x=1

q0

q1

q2

q3

q4

q5

q5,0

q5,0

q3,0

q4,1

q4,0

q5,0

q1,0

q2,0

q5,0

q3,0

q4,0

q1,0

Uno de los métodos de reducción de las tablas de estados es el método por inspección, el cualestablece que dos estados son equivalentes si:

1. Son circuitos completamente especificados. Se dice que un circuito es completamenteespecificado, si partiendo de un estado se conoce a donde llegar (estado siguiente) y se sabeel valor de la señal de salida con un determinado vector de entrada.

2. Si de 8(q, x) = 8(p, x), se tiene que q = p.

Donde: 8 = función de salidap, q = estados presentesx = vector de entrada

Por lo tanto, se conoce que q0 y q5 son estados equivalentes; si cumplen con esta regla sepuede anular a cualquiera de los dos. En este ejemplo se eliminará q5, sustituyendolo en todos loscasos por q0.



Tabla reducida.

qv x=0 x=1

q0

q1

q2

q3

q4

q0,0

q0,0

q3,0

q4,1

q4,0

q1,0

q2,0

q0,0

q0,0

q4,0

Asignación de estados.

Si: m = número de estados = 5r = número de variables de estado = 2r > mr = número de multivibradores = 23 > 5

Como 8>5, entonces se tienen 3 variables de estado: y2, y1, y0.

De lo anterior, se tiene la siguiente tabla de asignación de estados:

y2 y1 y0 q1v q2v q3v q4v

00001111

00110011

01010101

q0

q1

q2

q3

q4

xxx

xq0

q1

q2

q3

q4

xx

xxq0

q1

q2

q3

q4

x

xxxq0

q1

q2

q3

q4

Tomando en cuenta la primera. asignación (qv), se obtiene la tabla asignada:

qv y2 y1 y0 x=0 x=1

q0

q1

q2

q3

q4

xxx

00001111

00110011

01010101

000,0000,0010,0110,1110,0xxx,xxxx,xxxx,x

001,0011,0000,0000,0110,0xxx,xxxx,xxxx,x



Utilizando multivibradores tipo J-K, cuya tabla de estados es:

Q Q+ J K

0011

0101

01xx

xx10

Obtención de los mapa K

Ellogigrama queda:

Ejemplo de diseño:

Se debe diseñar un circuito secuencial de dos líneas de entrada x1 y x2 y una sola salida z.Si un pulso de reloj llega cuando x1=0 y x2=0 (00), el circuito debe asumir un estado derestauración que se puede representar con Q0. Suponer que los siguientes seis pulsos del reloj,después de un pulso de restauración, coinciden con la siguiente secuencia de combinaciones deentrada. Las entradas son 01, 10, 11, 01, 10 y 11. La salida z=1 coincidiendo con el sexto pulsode esta secuencia de 6 pulsos de reloj, pero z=0 en todos los otros momentos. El circuito no sepuede restaurar a Q0 excepto mediante la entrada 00. Definir un estado especial al que puedepasar el circuito una vez que sea imposible que se produzca una secuencia que origine una salida.Por lo tanto, el circuito deberá esperar en el estado especial hasta que se restaure.



Secuencia: 01, 10, 11, 01, 10, 11

Carta de tiempo:

Diagrama de estados:

TABLA DE ESTADOS TABLA REDUCIDA (q6 = q7)

qv 0 0 0 1 1 1 1 0 qv 0 0 0 1 1 1 1 0

q0

q1

q2

q3

q4

q5

q6

q7

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

q1,0

q7,0

q7,0

q4,0

q7,0

q7,0

q7,0

q6,0

q7,0

q7,0

q3,0

q7,0

q7,0

q6,1

q7,0

q7,0

q7,0

q2,0

q7,0

q7,0

q5,0

q7,0

q7,0

q7,0

q0

q1

q2

q3

q4

q5

q6

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

q1,0

q6,0

q6,0

q4,0

q6,0

q6,0

q6,0

q6,0

q6,0

q3,0

q6,0

q6,0

q6,1

q6,0

q6,0

q2,0

q6,0

q6,0

q5,0

q6,0

q6,0



Diagrama de estados reducido:

Uno de los criterios de asignación, es considerar al circuito de salida de tal manera que seaéste el más sencillo. Para conseguir esto, se mueve el estado q5 (en este caso) que contenga laseñal de salida igual con 1, a una posición tal que sea fácil de hacer enlaces con los estadosopcionales.

qv 0 0 0 1 1 1 1 0

q0

q1

q2

q3

q4

q6

q5

qx

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

q0,0

x,x

q1,0

q6,0

q6,0

q4,0

q6,0

q6,0

q6,0

x,x

q6,0

q6,0

q3,0

q6,0

q6,0

q6,0

q6,0

x,x

q6,0

q2,0

q6,0

q6,0

q5,0

q6,0

q6,0

x,x

Utilizando multivibradores tipo D, se pasa a la siguiente tabla:

qv y2 y1 y0 0 0 0 1 1 1 1 0

q0

q1

q2

q3

q4

q6

q5

qx

00001111

00110011

01010101

0 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 0

0 0 11 1 11 1 11 1 01 1 11 1 11 1 1x x x

1 1 11 1 10 1 01 1 11 1 11 1 11 1 1x x x

1 1 10 1 11 1 11 1 11 0 11 1 11 1 1x x x



Mapas de Karnaugh:



El logigrama correspondiente es:

EJERCICIOS

1. Determinar el diagrama y la tabla de estados de un circuito detector de secuencia quedetecte 101. La salida debe ser 1 cuando ocurra el último pulso de la secuencia. La salida Zdeberá restablecerse a 0 para el siguiente pulso. La secuencia deberá presentar traslape.

x = 010101101

2. Obtener el diagrama y la tabla de estados para un detector de secuencia de tal manera queZ = 1 en el segundo bit de 2 unos consecutivos. El circuito puede diseñarse con traslapesiempre y cuando se siga la siguiente secuencia:

x = 01100111110



3. Obtener el diagrama y la tabla de estados tal que Z = 1 cuando ocurra el segundo bit de lasecuencia 01.

x = 010100100

4. Obtener la tabla y el diagrama de estados tal que Z = 1 cuando la secuencia sea 1010.

x = 00101001010101110

5. En una intersección de dos calles, unaen la dirección norte-sur (NS) y otra enla este-oeste (EO). Se instalansemáforos con indicaciones de rojo,ámbar y verde. Diseñar un circuitomostrando la secuencia de estadosque recorrerán las luces. Suponer queel sistema está controlado por un relojcuyo período es de 5 segundos. Encada dirección se permite tráficodurante 20 segundos y la luz ámbardura 20 segundos.

REDUCCIÓN DE TABLAS DE ESTADO

Existen tres métodos: Por inspección, por particiones y por tablas de implicación.

Método de reducción por particiones.

Definiciones:

RELACIÓN DE EQUIVALENCIA: Cuando un par de ordenadas de elementos x,y posee unapropiedad que los relaciona, se dice que x está relacionado con y.

x R y

Para que se cumpla la expresión anterior, se requiere:

1. x R y entonces x = x reflexiva.

2. x R y entonces x = y simétrica.

3. x R y y y R z entonces x = y y y = z, por tanto: x = z transitiva.

ESTADOS EQUIVALENTES: La condición para que existan estados equivalentes, es queel circuito esté completamente especificado. Se dice que un circuito está completamente especificado si las salidas y los estados siguientes se especifican para cada combinación deestados presentes y de entrada.



La función de estado siguiente se denota por el símbolo * y la función de salida por 8.

Notación:

* = Estado presente, vector de entrada = qv+1

8 = Estado siguiente, vector de salida = Z

Ejemplo: Sea la siguiente tabla y el vector x = 023001:

q x 0 1 3 2

q1

q2

q3

q4

q3,0

q3,0

q3,0

q4,0

q1,0

q3,0

q1,1

q4,0

q2,0

q4,0

q1,3

q2,0

q2,0

q4,0

q1,2

q2,0

*(q1,0) = q3 8(q1,0) = 0 = 00*(q3,2) = q1 8(q3,2) = 2 = 10*(q1,3) = q2 8(q1,3) = 0 = 00*(q2,0) = q3 8(q2,0) = 0 = 00*(q3,0) = q3 8(q3,0) = 0 = 00*(q3,1) = q1 8(q3,0) = 1 = 01

De lo anterior, se pueden establecer las siguientes definiciones:

DEFINICIÓN 1: Sean A y B dos circuitos completamente especificados sujetos a las mismassecuencias de entrada posibles: Sea x1, x2,..., xm una secuencia de valoresposibles del conjunto de entrada x de una longitud arbitraria. Los estados p0By q0A son indistinguibles (equivalentes), lo cual se expresa como p = q si y sólosi:

8A(q,x1,x2,x3,...,xm) = 8B(p,x1,x2,x3,...,xn)

DEFINICIÓN 2: Se dice que los circuitos secuenciales A y B son equivalentes, lo cual seexpresa A = B, si para cada estado q0A, existe una tabla de estado p0B, tal quep = q, e inversamente para cada estado p0B existe un estado q0A, tal que q =p.

CONCLUSIÓN: Dada una tabla de estados, el objetivo es obtener una tabla de estados conel menor número posible de ellos, porque esto implica utilizar un número menor de elementos dememoria (multivibradores).

DEFINICIÓN 3: Se hará que los estados de un circuito secuencial se dividan en clasesseparadas. p = q denota que los estados p y q queden dentro de la misma claseen la partición. Esta partición se compone de clases de equivalencia de estadosindistinguibles (2 estados indistinguibles deben estar en la misma clase), si ysólo si se satisfacen las 2 condiciones siguientes para cada par de estados p yq en la misma clase (p = q) y cada entrada individual x:

1. 8(p,x) = 8(q,x) Indica que las salidas son iguales2. *(p,x) = *(q,x) Significa que quedan dentro de la misma clase

Ejemplo: Dada la siguiente tabla, reducirla por el método de particiones.



qv x=0 x=1

1234567

1,01,14,01,12,04,02,0

1,06,15,07,03,05,03,0

abacaaa

Clase a: Son todos los estados que para x=0 y x=1, la salida es cero

Clase b: Son todos los estados que para x=0 y x=1, la salida es uno

Clase c: Son todos los estados que para x=0, z=1 y para x=1, z=0

1ª. Parte: 2ª. Parte: (1ª partición)

CLASE ESTADOS CLASE a b c

abc

1,3,5,6,724

qv

qv+1 1 3 5 6 7aa ca ba ca ba

2aa

4aa

2ª partición

CLASE ESTADOS CLASE a b c d e

abcde

124

3,65,7

qv

qv+11

aa2

ad4

ae 3 6ce ce

5 7 bd bd

Se elimina 5 y 7 por se equivalentes con 3 y 5

Tabla reducida:

qv x=0 x=1

12345

1,01,14,01,12,0

1,03,15,05,03,0



EJERCICIOS:

Dadas las siguientes tablas, reducirlas por el método de reducciones:

1. 2. 3.

qv x=0 x=1 qv x=0 x=1 qv x=0 x=1

1234567

1,01,04,12,01,03,12,0

1,16,15,16,03,14,03,0

q0

q1

q2

q3

q4

q5

q6

q7

q0,1

q0,0

q1,0

q1,0

q2,0

q2,0

q3,0

q3,0

q0,0

q4,0

q5,0

q5,0

q6,1

q6,1

q7,1

q7,1

q0

q1

q2

q3

q4

q5

q6

q7

q1,0

q0,1

q2,0

q5,0

q1,1

q3,1

q2,1

q2,1

q0,1

q3,1

q4,0

q2,1

q6,0

q5,0

q7,0

q7,0

Método de reducción por tablas de implicación.

Un conjunto de estados P se implica mediante un conjunto de estados R si para cada entradaespecífica x, P es el conjunto de todos los estados siguientes *(r,x), para todos los estadospresentes r en R.

Ejemplo:

qv x=0 x=1 qv 0 1 2 3123456789

101112

2,04,06,08,010,04,010,08,010,14,02,02,0

3,05,07,09,01,012,012,01,01,01,01,01,0

1234

3411

4412

2331

4444



2 2-43-5

3 2-63-7

4-65-7

4 2-83-9

4-85-9

6-87-9

5 2-101-3

4-101-5

6-101-7

6-87-9

6 2-43-12

5-12 4-67-12

4-89-12

4-101-12

7 2-103-12

4-105-12

6-107-12

8-109-12

1-12 4-10

8 2-83-1

4-81-5

6-81-7

1-9 8-10 4-81-12

8-101-12

9

10 2-41-3

1-5 4-61-7

4-81-9

4-10 1-12 4-101-12

4-8

11 2-21-3

2-41-5

4-61-7

4-81-9

2-10 2-41-12

2-101-12

2-8 2-4

12 1-3 2-41-5

2-61-7

2-81-9

2-10 2-41-12

2-101-12

2-8 2-4 U ³ significa que yaestá implicado (en el10)

1 2 3 4 5 6 7 8 9 10 11

Pasos eliminados:

1er. Paso:

1-9, 2-9, 3-9, 4-9 5-9, 6-9, 7-9, 8-9, 9-10, 9-11, 9-12

Para el segundo paso se eliminan todos los que tengan implicados los del primer paso.

2do. Paso:

1-4, 2-4, 3-4, 4-5, 4-6, 4-7, 4-8, 4-10, 4-11, 4-12

3er. Paso:

1-2, 1-6, 1-10, 2-3, 2-5, 2-7, 2-8, 2-11, 3-6, 3-10, 5-6, 5-10, 6-7, 6-8, 6-11, 6-12, 7-10, 8-10, 10-11,10-12

4to. Paso:

1-8, 3-8, 5-8, 7-8, 8-11, 8-12

Búsqueda de pares equivalentes:



1110987654321

(11-12)(11-12)(11-12)(11-12)(11-12)(7-11)(7-12)(11-12)(7-11)(7-12)(6-10)(11-12)(7-11)(7-12)(6-10)(5-7)(5-11)(5-12)(11-12)(7-11)(7-12)(6-10)(5-7)(5-11)(5-12)(11-12)(7-11)(7-12)(6-10)(5-7)(5-11)(5-12)(3-5)(3-7)(3-11)(3-12)(11-12)(7-11)(7-12)(6-10)(5-7)(5-11)(5-12)(3-5)(3-7)(3-11)(3-12)(2-6)(2-10)(11-12)(7-11)(7-12)(6-10)(5-7)(5-11)(5-12)(3-5)(3-7)(3-11)(3-12)(2-6)(2-10)(1-3)(1-)(1-7)(1-11)(1-12)(4)(8)(9)

Diagrama de Merger:

TABLA REDUCIDA

qv x = 0 x = 1

12489

2,04,08,08,02,1

1,01,09,01,01,0



EJERCICIOS

Reducir por medio de tablas de implicación:

1. 2.00 01 10 11 00 01 10 11 00 01 10 11

qv 0 1 2 3 0 1 2 3 qv 0 1 2 3

1234567891011

66655656966

2396961029119

11477171114

11181118111

00011010000

00000000000

00111010001

00000000000

ABCDEFGH

E,1C,0B,1G,0C,0C,1D,1B,1

C,0F,1A,0F,1F,1F,1A,0C,0

B,1E,1D,1E,1D,1D,0B,1E,1

E,1B,0F,1B,0E,0H,0F,1F,1

ASIGNACIÓN DE ESTADOS:

El número total de elementos de memoria MFF = r = variables de estado, está relacionado alnúmero de estados NS = m del circuito, es decir:

Por lo tanto, habrá un número de asignación de estados, NAE, igual a:

Que es la forma de asignación de estados de 2r combinaciones de estados binarios deasignación a los NS (m) estados. La siguiente tabla muestra algunos ejemplos numéricos:



NÚMERO DEESTADOS (m)

NÚMERO DE VARIABLES DE ESTADO (r)

NÚMERO DE ASIGNACIONESDE ESTADO (NAE)

NÚMERO DE ASIGNACIONESESPECÍFICAS

123456789

10

0122333344

-2

2424

6,72020,16040,32040,3204.5x109

4.9x1010

.333

140420840840

10'810,80075'675,600

Asignaciones útiles:

Criterios para la asignación de estados:

Regla I

A) Se deben examinar los renglones de la tabla reducida que tengan anotaciones idénticas parael estado siguiente en cada columna. Estos renglones deben recibir asignaciones adyacentes.De ser posible las anotaciones del estado siguiente en esos renglones deben recibirasignaciones de acuerdo con la regla II.

B) Se verifican los renglones de la tabla de estados reducida que tienen las mismas anotacionesdel estado siguiente pero en diferente orden de columna. A estos renglones se les debe darasignaciones adyacentes, Las anotaciones del estado siguiente pueden recibir asignacionesadyacentes.

C) Los renglones con anotaciones idénticas para el estado siguiente, en algunas pero no en todaslas columnas, deben recibir asignaciones adyacentes, en donde los renglones que tengan máscolumnas idénticas asuman la máxima prioridad.

Regla II

Las anotaciones del estado siguiente para un renglón dado, deben recibir asignacionesdiferentes.

Regla III

Las asignaciones deben hacerse de tal manera que simplifiquen los mapas de salida.

Ejemplo:

El principio de un mensaje de un sistema de sistema de comunicación en particular, se denotamediante la aparición de 3 unos consecutivos en una línea x. Los datos en esta línea se hansincronizado con una señal de reloj que tenga una salida 1 sólo en el tiempo de reloj que coincida



con el tercero de una secuencia de 3 unos en la línea x. El circuito servirá para advertirle al sistemareceptor sobre la iniciación de un mensaje. Se propone un mecanismo de restauraciónindependiente una vez que concluya el mensaje.

CARTA DE TIEMPO DIAGRAMA DE ESTADOS

TABLA REDUCIDA

q(V) x = 0 x = 1 q(V) x = 0 x = 1q0

q1

q2

q3q4

q4,0

q4,0

q4,0

q3,0

q4,0

q1,0

q2,0

q3,1

q3,0

q1,0

aabaq0 = q4

q0

q1

q2

q3

q0,0

q0,0

q0,0

q3,0

q1,0

q2,0

q3,1

q3,0

1a. Asignación utilizando MVB tipo J-K

q(V) y1 y0 x=0 x=1 Q Q+ J K

q0q1q2q3

0 00 11 11 0

00,000,000,010,0

01,011,010,110,0

0011

0101

01xx

xx10



2a. Asignación

q(V) y1 y0 x=0 x=1

q0q1q2q3

0< 00 11 11 0

00,000,000,010,0

11,010,001,010,0

3a. Asignación

q(V) y1 y0 x=0 x=1

q0q1q2q3

0 00 11 11 0

00,000,011,000,0

10,011.111,001,0

III. DISEÑO DE CIRCUITOS SECUENCIALES 3.3 CIRCUITOS SECUENCIALES ASÍNCRONOS


3. CIRCUITOS SECUENCIALES ASÍNCRONOS

3.1Modalidad de pulso

Un circuito secuencial se dice estar operando en la modalidad de pulso si se satisfacen lassiguientes condiciones:

A. Al menos una de las señales de entrada es un pulso.

B. Los cambios de los estados internos ocurre únicamente en respuesta a ala ocurrencia de unpulso en las terminales de entrada.

C. Cada estado de entrada, con la ocurrencia de un pulso, origina únicamente un cambio en elestado interno.

D. Todas las entradas de pulso deberán ser lo suficientemente amplio para disparar unmultivibrador (MVB).

E. Todos los MVB serán asíncronos o de los síncronos pero disparados por flancos o de losdeterminados maestro-esclavo.

F. En las entradas no se permite la ocurrencia de dos o más pulsos en forma simultánea.

G. Las tablas de estados tendrán tantas columnas como pulsos de entrada existan.

H. En los mapas de Karnaugh no es válido hacer enlaces horizontales, sólo se permiten enlacesverticales.

I. Existen dos tipos de pulsos en esta modalidad: Mealy y Moore.

J. Un circuito de Mealy es aquel cuyas entradas y salidas son un pulso.

Como puede observarse del modelo adjunto,un circuito de Mealy consta de dos circuitoscombinacionales, el primero maneja lasseñales de memoria y el segundo lassalidas. Las señales de salida dependen nosolamente de los pulsos de entrada sinotambién de los estados presentes.

K. Un circuito de Moore es aquel cuyasentradas son pulsos y las señales de salidason de nivel.



En un circuito de Moore, figura adjunta, lasseñales de sal ida correspondenexclusivamente a los estados presentes.

Es importante tener siempre en cuenta quelas señales de entrada de un sistema secuencialpueden ser de dos tipos:

NIVEL:El estado de entrada y/o salida varía deun valor a otro sin problemas decontinuidad.

IMPULSO: Entre dos estados de entradadiferentes existe un estadoinactivo en el cual todas lasvariables toman el valor lógicocero.

EJEMPLO: Determinar los diagramas de estados de los circuitos de Mealy y Moore, cuando setiene una secuencia x1x2x3 y la salida es 1 en el último pulso, es decir:

Secuencia: x1x2x3 Salida: z = 0 0 1

SOLUCIÓN

Tabla de estados

q(V) x1 x2 x3

q0

q1

q2

q3

q1,0

q2,0

q2,0

q2,1

q2,0

q3,0

q2,0

q2,0

q0,0

q0,0

q0,0

q0,0



Tabla de estadosq(V) x1 x2 x3 zq0

q1

q2

q3

q4

q1

q2

q2

q4

q2

q2

q3

q2

q2

q2

q0

q0

q0

q0

q0

00001

xxx

opcionalespara los mapas

EJEMPLO: Un ciclo de un sistema digital estácompuesto de tres subciclos quedeben completarse en un ciertoorden. Para comprobar esto, unverificador de secuencia recibiráun pulso de terminación de cadasubciclo y un pulso de verificacióncuando el ciclo principal hayaconcluido. Cuando llega el pulsode verificación K el verificador desecuencia llega a restaurarse yemitir un pulso de error, si los trespulsos de terminación A, B y C nose recibieron es ése orden.

Existen 6 secuencias posibles:

ABC K Z = 0ACB K Z = 1BAC K Z = 1BCA K Z = 1CAB K Z = 1CBA K Z = 1

Tabla de estadosq(V) A B C Kq0

q1

q2

q3

q4

q1,0

-,--,--,-q4,0

q4,0

q2,0

-,--,-q4,0

q4,0

q4,0

q4,0

-,-q4,0

-,--,--,-q0,0

q0,1



Por observación de la tabla de estados, decimos que se trata de un circuito incompletamenteespecificado. Por lo tanto, ahora no buscaremos estados equivalente, sino estadosequivalentes.

No son factibles: q0+q1, q0+q2, q0+q4, q1+q2, q1+q4, q2+q3, q2, q4, q3+q4

q0+q3 = q1,0 q4,0 q4,0 -,- q2+q2 = -,- -,- q3,0 -,- -,- -,- -,- q0,0 -,- -,- -,- q0,0

q0=q3= q1,0 q4,0 q4,0 q0,0 q2=q3= -,- -,- q3,0 q0,0

q1+q3 = -,- q2,0 q4,0 -,--,- -,- -,- q0,0

q1=q3= -,- q2,0 q4,0 q0,0

Si se toma el que quedo completamente especificado (q0 = q3):

Tabla reducidaq(V) A B C Rq0

q1

q2

q4

q1,0

-,--,-q4,0

q4,0

q2,0

-,-q4,0

q4,0

q4,0

q0,0

q4,0

q0,0

-,--,-q0,1

Nota: La tabla de estados reducida quedó de esta manera debido a que no existe q0=q1=q2=q3, serompieron los lazos q16q3 y q26q3 y los 1, 2 y 4 quedaron como estados únicos.

Asignación de estados Tabla de excitaciónde la tabla No Y

q(V) y1 y0 A B C K Q Q+ S Rq0

q1

q2

q4

0 00 11 11 0

01XXXX10

1011XX10

10100010

00XXXX

00,1

0 00 11 01 1

1 X0 11 0X 1



Mapas de Karnaugh:

Elsiguiente logigrama muestra el circuito verificador de secuencia:

3.2. Modo fundamental

Las características para este tipo decircuito secuencial son:

1. J representa el tiempo de retardo mínimopara que ocurra una transición. Este tiempode retardo es el que se obtiene cuando unaseñal viaja a través de una o máscompuertas. Esto indica que laretroalimentación es directa.

2. La entrada y la salida son de nivel.

3. Con respecto a las variables de entrada, nopuede haber dos cambios en forma simultánea.

4. Un estado estable es aquel cuyo valor del estado presente es igual al estado siguiente.



5. Cuando iniciamos un recorrido, al partir de un estado estable, siempre se realizan dosmovimientos, uno horizontal y otro vertical. El primero se da cuando hay cambios en lasseñales de entrada y el segundo cuando partiendo de un estado estable se llega a un estadoinestable, lo cual origina una búsqueda de un estado estable en ésa columna.

6. En el proceso de diseño de diseño, no se permite más de un estado estable por fila.

7. Las señales de salida son de nivel, por lo tanto, en el proceso de diseño, se tendrán tantascolumnas como señales de salida existan.

EJEMPLO: Diseñar un circuito que controle la barra de un estacionamiento público de autoscompactos; el circuito debe ser totalmente automatizado. Consta de un receptor demonedas, un sensor infrarojo y un interruptor de piso. Lo anterior debe accionar enconjunto y en la secuencia que se especificará a una barra para controlar la entradaa dicho estacionamiento. Primero estará colocado el receptor de monedas, másadelante el receptor infrarojo y poco antes de llegar a la barra el interruptor de piso.Cuando se deposite una moneda o la cuota establecida, el auto avanzará hastainterrumpir el haz de luz, poco después la llanta delantera oprimirá por primera vezel interruptor de piso, el auto avanzara y oprimirá por segunda ocasión el interruptorde piso, el auto seguirá avanzando y dejará libre el haz de luz, con lo quecompletará un ciclo de funcionamiento.

Cualquier otra eventualidad, podría ser que tratasen de entrar (uno tras otro), elinterruptor de piso al detectar una tercera llanta, la barra bajará dañando al segundoauto; al interrumpir el haz de luz sin depositar la moneda, la barra no se levantaráy cualesquier otros tipos de secuencias, que se salgan de lo establecido, seránnulas.

DISEÑO

El diagrama a bloques adjunto, esquematizaa los elementos del problema:

Del diagrama se definen las siguientesvariables y sus valores lógicos:

Variables de entrada:

M = Moneda 1 = DepositadaF = Foto Celda 1 = Haz interrumpidoS = Sensor de piso 1 = Sensor activado

Variables de salida:

Z = Barra 1= Barra arriba

Tabla primitiva de flujo:



Reducción de la tabla de estados:

Pares encontrados

1-92-38-98-109-10

S

S

S S

1 2 3 4 5 6 7 8 9



Diagrama de Meyer:

Tabla reducida:

000 001 011 010 110 111 101 100 Z

1 - - - - - - 2 0

- - - - 2 4 - 2 1

- - - - 5 4 - - 1

- - - - 5 6 - - 1

- - - - 7 6 - - 1

- - - - 7 8 - 8 1

- - - - 8 8 - 8 1

Asignación de estados:

qv Y3 Y2 Y1 000 001 011 010 110 111 101 100

1245678X

00001111

00111100

01100110

000xxxxxxxxxxxxxxx000xxx

xxxxxxxxxxxxxxxxxxxxxxxx



xxx001010010111111101xxx

xxx011011110110101101xxx


001001xxxxxxxxx101101xxx



Utilizando mapas de Karnaugh:

El logigrama para Y3, Y2, Y1 y Z, es:

EJEMPLO: El sistema que se desea diseñar debe controlar la acción de las barreras quepermiten o impiden el paso de automóviles en un crucero de ferrocarril. La vía esúnica, los trenes pueden pasar en uno u otro sentido y la longitud de los convoyeses indistinto.

Tres detectores a, b y c indican la presencia de un tren en diferentes posiciones ylas variantes de salida de éstos (a, b y c respectivamente), toman un valor lógico1 si hay un tren presente en la posición correspondiente. El vector b está colocadoen el crucero, mientras a y c están dispuestos a diferentes distancias, a uno y otrolado de la intersección; supóngase que la distancia entre a y b es menor que entreb y c.



DISEÑO

Primeramente se analizarán las longitudes posibles a los trenes con respecto a los lugares oa las distancias en que están instalados los sensores, como se muestra en la siguiente figura:

Tabla primitiva de flujo:



De la tabla se obtiene:

De la información anterior, se obtiene la siguiente tabla reducida:

Asignación de estados:

qv Y3 Y2 Y1 000 001 011 010 110 111 101 100 z12456xxx

00001111

00111100

01100110

000001010010000xxxxxxxxx

001001110110110xxxxxxxxx

xxx011011xxxxxxxxxxxxxxx



xxxxxx011xxxxxxxxxxxxxxx


001001110110110xxxxxxxxx

01100xxx



Mapas de Karnaugh:

El logigrama del crucero de ferrocarril es:

iii. diseÑo de circuitos secuenciales 3.2...

Documents