- 1 -

單元一 工作站環境設定及常用指令

(一)實習題目

練習在工作站下 Unix/Linux 作業系統環境中常用的指令，並自行

建立 SpectreRF 模擬環境及相關設定。

(二)實習目的

由於本實習所用之模擬環境為 Unix/Linux 工作站中 Cadence 及

SpectreRF，本單元在使同學熟悉此作業系統及模擬軟體。

(三)實習儀器及設備

Unix/Linux 工作站

(四)原理

工作站和一般目前使用的 PC 電腦界面略有不同，目前 PC 以

Windows 作業系統為主流，其操作界面以滑鼠搭配鍵盤操作為主；在

Unix 或 Linux 作業系統中，雖然有許多也改以滑鼠下拉式選單，但是

仍有許多操作以及環境設定以指令直接鍵入會較為快捷。此外，

Unix/Linux 環境中指令和 PC 先前 DOS 作業系統下的指令亦不相同，

故有必要先行熟悉相關指令操作。另外 SpectreRF 和 Cadence 可在整

合性環境中完成從 Schematic 到模擬、Layout、後段驗證等，本單元

亦就模擬環境之建立與設定做一概要說明。

(五)實驗方法

A. Unix/Linux 系統及常用指令

- 2 -

登入作業系統後，首先要開啟一個終端視窗：在桌面上按右鍵→點選

Tools→點選 Terminal (如圖 1-1 所示)

圖 1-1、開啟 Terminal 的方法。

即會出現如圖 1-2 的工作終端機視窗。大部份的操作及指令可以鍵盤

輸入方式在此視窗下執行。

常用 Unix/Linux 指令如下：

mkdir：建立一個子目錄(如圖 1-2 中建立一個名為 work 的子目錄)。

cd：變換目錄位置(和 DOS 指令相同) 。

dir 或 ls：顯示目錄內容。

- 3 -

圖 1-2、Terminal 視窗。

cp：拷貝目錄或檔案(和 copy 類似)。

rm：刪除目錄或檔案(和 delete 類似)。

mv：移動目錄或檔案。

chmod：變更目錄或檔案權限。

ps：顯示執行中的程序。

man：顯示指令說明。

kill：終止執行中的程序。

其餘指令請自行查詢有關 Unix/Linux 之書籍。

雖然慣用 Unix 系統的老手可能習慣用 vi 來編輯檔案，不過對一般慣

用 PC 作業系統中整合編輯器者來說，Unix/Linux 也有類似視窗的編

輯器可用：在桌面上按右鍵→點選 Tools→點選 Text Editor 即會出現

- 4 -

如圖 1-3 之 Text Editor。

圖 1-3、Text Editor 視窗。

B. Cadence 及 SpectreRF 環境建構

針對某一製程或某一專案，建議以 mkdir 來建立一個專屬的目錄來做

為工作空間(在往後的說明內我們假設此目錄名稱為 work)。一般在工

作站上管理員為會針對 Cadence 及製程的 PDK 等基本環境都放置在

特定便於管理的目錄下；但是每一位使用者在自己的所在目錄下，仍

要在建立的工作空間 work 目錄內做一些基本的設定。在 user 的根目

錄內.cshrc 檔內要有

source /usr/cadence/IC/CIC/ic.csh

source /usr/cadence/IC/CIC/license.csh

source /usr/mentor/cic_setup/calibre.csh

(或類似)的文字以連結 Cadence 環境設定和 Cadence 的使用權，以及

- 5 -

Layout 後的驗證設定檔。

要正常使用 Cadence 環境設計電路，在 work 目錄資料夾中應有下列

兩個檔案：display.drf 檔及 cds.lib 檔。前一個檔案 display.drf 是 layout

圖層的定義檔，有此檔才能正常的看到 layout 圖；後一個檔 cds.lib

則是一些 Library 的路徑定義，用來指明可能會用到的元件庫或其他

設計電路的位置。兩者皆可在 PDK 存放的系統目錄資料夾位置找

到。以後每次要進入 Cadence，就先進入 work 的目錄資料夾，再進

去 Cadence 環境：

啟動指令：icfb &(如圖 1-4)

圖 1-4、模擬環境啟動指令。

輸入啟動指令後會出現一個 What’s New in 5.xx.xx 的視窗及一個如圖

1-5 的 icfb 操作主視窗，關掉 What’s New in 5.xx.xx 的視窗。icfb 視

窗除了有『File』、『Tools』、『Options』三個下拉式選單外，中間則是

執行結果說明，下方框起來的區域為 Cadence 的主要操作子視窗稱為

- 6 -

Command Interpreter Window (CIW)。

圖 1-5、icfb 操作主視窗。

C. 建立新 Library

請務必依所示步驟建立各自之元件庫，用以存放各自所設計之電路。

在圖 1-5 的 icfb 操作主視窗中點選下拉式選單 Tools→Library

Manager，開出 Library Manager 視窗(如圖 1-6)。

圖 1-6、Library Manager 視窗。

- 7 -

圖 1-6 畫面是以 tsmc18rf 製程為例，其他製程亦類似。要建立一個新

的Library，請點選Library Manager下拉式選單File→New→Library(如

圖 1-7 所示)。

圖 1-7、建新 Library 的方法。

此時會跳出一個如圖 1-8 的 New Library 對話視窗，我們以建立一個

名為Test的新Library為例(請注意在Unix/Linux環境中大小寫是有差

別的，包括指令等都必需正確)，在 Name 的欄位內取名為 Test，填妥

後按下 OK。(同學可自行取 Library 名，但是儘量取如 LNA_abc 等有

意義的名字)之後再出現一個如圖 1-9 的 Technology File for New

Library 小視窗，我們選擇第一個 Compile a new techfile 之後按下 OK。

- 8 -

圖 1-8、New Library 對話視窗。

圖 1-9、Technology File for New Library 對話視窗。

此時會出現一個如圖 1-10 的 Load Technology File 小視窗，我們在

ASCII Technology File 欄位內，打上正確的 techfile 路徑名稱(請查詢

- 9 -

工作站管理員)然後按下 OK。

圖 1-10、Load Technology File 對話視窗。

如果成功載入 techfile 會出現以下圖 1-11 畫面，然後按下 Close。

圖 1-11、Load Technology File 載入成功畫面。

我們點選 Library 中的 Test，可以看到 Cell 中已經出現很多檔案，那

是因為我們成功的加入 techfile，許多 tsmc18rf 製程內的一些基本元

件會被加入新建的 Library 中。如果沒有成功 Cell 這一個欄位會是空

白的，雖然不會造成使用 SpectreRF 模擬上面的問題，但卻不能在這

一個 library 中正常的畫 Layout。若開啟新的 Library 失敗的話，請洽

工作站管理員詢問 techfile 的正確路徑。

填入路徑

- 10 -

D. 新 Cell View 建立

我們在 Test 這一個 Library 下開一個新的 Cell View，請點選下拉式選

單 File→New→Cell View(如圖 1-12)。

圖 1-12、建新 Cell View 的方法。

此時會出現一個 Create New File 小視窗(如圖 1-13)，範例中我們把

Cell Name 取為 1 按下 OK。在此圖中我們也可以看到我們建構 Cell

的資訊，我們可以看出在元件庫 Library：Test 中，我們建構了一個叫

做 1 的 Cell 元件或電路，View Name 為 schematic 即電路圖示，Tool

則是 Composer-Schematic，在此我們只需要取 Cell Name 的名字，其

他用預設值即可。

- 11 -

圖 1-13、Create New Cell View 的對話視窗。

我們就可以開出如圖 1-14 的 Virtuoso Schematic Editing 視窗，這也是

我們以後建構電路的主畫面。

下頁的 Schematic 編輯視窗中，左方有常用指令的選單：例如圖中的

『Save & Check』、『Parameters』、『Instance』、『Line』、『Wire Name』

及『Pin』等。除了左方的快選單，視窗上方也有更詳細的各種下拉

式選單『Tools』、『Design』、『Window』、『Edit』、『Add』及『Check』

等。某些更常用的功能你也可以自行記下熱鍵(Hot-key)以方便快速建

立電路圖示檔。

E. 新電路圖 Schematic 建立

- 12 -

圖 1-14、Virtuoso Schematic Editing 視窗。

在此我們先不詳述建立電路的過程：當我們放上所有元件(並設定好

每一加入元件的參數)、拉好適當的連接線並加上對外的 Pin 腳且把

所有的 Pin 腳名稱都標明完畢。過程中建議您不定時按一下 Save only

或 Save & Check 以免工作站出現問題而損失資料，Save & Check 也

可以告知您一些電路連結上可能的錯誤或警告。一但電路建立完成，

然後我們要替此 Cell 建一個 Symbol View，我們先按 Save & Check

儲存我們建好的電路，並確定電路並沒有任何錯誤。然後請點選下拉

式選單 Design→Create Cellview→From Cellview …(如下頁圖 1-15)。

接著會出現一個 Cellview From Cellview 的小對話視窗(圖 1-16)，所

有的項目都用預設值就好了，然後點選 OK。當然你也可以檢視一下

不檢查錯誤直接存檔 檢查錯誤並儲存檔案

變更已輸入元件參數

加入新元件 元件間加連接線

加入 Pin 腳並命名 為連接線命名

- 13 -

視窗的內容是告知我們所做的動作會把我們先前建立的 Schematic 建

立一個對應的 Symbol view。

圖 1-15、建立 Symbol View 的方法。

圖 1-16、Cellview From Cellview 對話視窗。

再下來會出現一個 Symbol Generation Options 的對話視窗(圖 1-17)，

我們可以選擇 Pin 腳在要擺放在 Symbol 的何處，選完之後按 OK。

通常我們把 input 放左邊，output 放右邊，VDD、GND 則放上、下方。

- 14 -

圖 1-17、Symbol Generation Options 對話視窗。

接著我們就可以開出如圖 1-18 的 Virtuoso Symbol Editing 視窗，在這

一個畫面可以調整 Symbol view 中 Pin 腳的位置，或加上足以代表此

電路的圖示。編輯妥後按 Save & Check 加以儲存。它也會比對

Schematic 電路圖中的 Pin 腳看是否吻合，否則會有警告。

圖 1-18、Virtuoso Symbol Editing 視窗。

RFIN

Vdd I2 I1

Gnd

RFOut [@partName]

[@instanceName]

- 15 -

所建立的 Symbol view 就可以再被其他的 schematic 電路圖以 instance

方式被當成一元件呼叫進來，用於建立另一個電路圖。我們建議可以

Layout 的電路部份單獨建立一張 Schematic 及對應的 Symbol；至於用

以模擬的電路中會用到理想元件，如電壓源、訊號源等則另建一張

Schematic 做為測試模擬平台(Test bench)，並把可 Layout 的那部份電

路呼叫進來即可做模擬測試。

F. 簡單 SpectreRF 模擬說明(僅以直流 DC 分析為例)

先建立一張模擬用 Test bench 電路(如圖 1-19)，注意其中 I0 元件就是

我們先前建立之 Symbol view，其內部為另一張 schematic。我們並加

上模擬所需的一些理想元件、電壓源、接地點及訊號源等。

圖 1-19、Test Bench。

- 16 -

每次執行模擬前都要確定所有 schematic 都已經 save & check 無誤

了，才能被執行。然後請在 Virtuoso Schematic Editing 視窗點選下拉

式選單 Tools→Analog Environment (如圖 1-20)。

圖 1-20、開啟模擬環境的方法。

點選後就會跳出一個 SpectreRF 主要的模擬畫面，所有的模擬都可以

透過這一個視窗控制(如圖 1-21) 。

圖 1-21、Analog Design Environment 視窗。

- 17 -

點選下拉式選單 Setup→Model Libraries 如果有抓到 Model 的話就會

在跳出如圖 1-22 的 Model Library Setup 視窗中看到元件的模型路徑

及設定 Section，否則不會出現任何文字，抓到 Model 直接按 OK 即

可。

圖 1-22、Model Library Setup 視窗。

若圖 1-22 中顯示看不到元件 model，則先關閉 Model Library Setup 視

窗，回到 Schematic 編輯畫面進入到有使用 tsmc18rf 元件的電路圖，

查看這些元件的設定參數，如此系統就會抓到元件的 model。這樣再

重覆前述過程以確定 Model Library Setup 視窗中看得到模型路徑。

接著請點選 Analog Design Environment 下拉式選單 Analyses→

Choose …(如圖 1-23)，或是按下右方有『AC, TRAN, DC』選項的功

能快選鍵。點選此功能後就會跳出一個 Choosing Analyses 視窗(如圖

1-24)，在 Choosing Analyses 視窗中點選所要做的模擬(在此以 DC 為

例)，再點選 Save DC Operating Point，然後按下 OK 選鍵。

- 18 -

圖 1-23、選擇加入要做的模擬項目。

圖 1-24、Choosing Analyses 視窗。

回到 Analog Design Environment 視窗，再點選 Netlist and Run，或右

- 19 -

邊工具列中三色燈號的綠燈快選鈕(如圖 1-25 所示)。

圖 1-25、選擇產生 netlist 檔並開使模擬。

按下後就會開始模擬，在執行模擬過程中會出現如圖 1-26 的訊息視

窗，可以看到基本的模擬資料及錯誤訊息。此訊息也會被存在.log 檔

內，利用此訊息可以在模擬有問題時知道可能是電路或設定上有何問

題造成模擬失敗或無法收斂。

完成 DC 模擬後，在 Analog Design Environment 視窗點選 Results→

Annotate→DC Node Voltages 和 Results→Annotate→DC operating

Points(如圖 1-27)。Annotate/DC Node Voltages 可以使 Schematic 上直

接看到各端點的節點電壓；Annotate/DC operating Points 則可以看到

MOS 或其他元件的基本參數，這有助於幫助檢視電路是否偏壓在正

常狀態等。

- 20 -

圖 1-26、模擬執行訊息視窗。

圖 1-27、點選查看直流電壓及操作點。

- 21 -

G. 電路佈局 Layout 的建立

CIC 國家晶片尚提供如 Laker 等軟體，但在此我們舉 Virtuoso-XL 為

例簡單說明 Layout。在想要作電路佈局的 Schematic 中，點選 Tools

→Design Synthesis→Layout XL(如圖 1-28)：

圖 1-28、進入 Layout 工具的方法。

點選之後出現圖 1-29 的 Startup Option 小視窗，選擇 Create New 再點

選 OK 即可。第二次以後選 Open Existing 選已存在的 Layout。

圖 1-29、Layout Startup Option 小視窗。

- 22 -

接著出現如圖 1-30 的視窗，直接按 OK 即可(用預設值就可以)。

圖 1-30、Layout Create New File 小視窗。

隨即出現如圖 1-31 的 Virtuoso@XL Layout Editing 視窗，一開始視窗

內是空無一物的；要把 schematic 內設計所用到的元件 Layout 呼叫進

來的話，請點選 Connectivity→Update→Components And Nets。

圖 1-31、Virtuoso XL Layout Editing 視窗及呼叫元件方法。

- 23 -

圖 1-32 出現的是點選後 Layout 設定預設值的畫面：

圖 1-32、Layout Generation Options 視窗。

把Layout Generation中的Boundary點掉，在 I/O Pins中的Layer/Master

改成最上層金屬層(dg)，之後按下 Apply，最後按下 OK。就把所有的

元件轉出來了，但只會看到紅色的框框代表個各元件而看不到元件

Layout。按下 shift + F，就可以正常的編輯 Layout(如下頁圖 1-33)。

因為我們是透過在 Schematic Editing 視窗中呼叫 Layout－XL 轉換出

來的元件，所以他們有對應關係：意即我們在 Schematic 上或 Layout

- 24 -

上的任一編輯視窗點選一個元件，另外一個視窗同樣的元件也會被圈

選亮起，所以我們很容易知道元件的相對應關係，而不會選錯。

圖 1-33、Virtuoso XL Layout Editing / Schematic Editing 視窗的對應。

再以 Virtuoso XL Layout Editing 提供的 Layout 功能完成電路佈局，之

後尚需做 DRC 及 LVS 驗證等，在此先不作贅述。

(六)結果分析

無