高エネルギー実験をシーズにし たlsiテスター開発 -...
TRANSCRIPT
07.5.15 Mixed-Signal LSI Testing Company 1
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
高エネルギー実験をシーズにしたLSIテスター開発
長崎総合科学大学テスト・リサーチ・ラボラトリーズ株式会社
田中 義人
Nagasaki Institute of Applied Science
KEK測定器開発セミナー
07.5.15 Mixed-Signal LSI Testing Company 2
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
会社概要
名 称 テスト・リサーチ・ラボラトリーズ株式会社 略 称 TRL 所 在 地 長崎県長崎市(本店)、 東京都豊島区池袋(事業所)
設 立 2003年7月11日 資 本 金 4億2975万円(2007年1月現在) 社 員 数 21名(役員を除く)
株 主 33名
田中義人、勝満徳、浜垣秀樹、モバイルインターネットキャピタル、 チャレンジインベストジャパン、東大エッジキャピタル、大阪投資育
成、 親和ベンチャーキャピタル、三菱UFJキャピタル、佐銀ベンチャー、 (財)長崎県産業振興財団、商工中金、その他
役 員 取締役会長 CTO 田中 義人 代表取締役社長 CEO COO 勝 満徳 取締役 (東京大学助教授)
浜垣 秀樹 社外取締役(元インテルジャパン会長) 西岡
郁夫 社外取締役(株トリプルワン取締役) 福島
慶多 監査役(元親和ベンチャーキャピタル社長) 小玉 武人
07.5.15 Mixed-Signal LSI Testing Company 3
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
会社設立までの経緯
平成15年7月 テスト・リサーチ・ラボラトリーズ株式会社設立(資本金12百万円)。
平成15年8月 長崎県大学等発ベンチャー創出事業(1億円枠)に採択。
平成16年2月 第三者割当増資(資本金27百万円)
平成16年7月 役員、関連会社へ第三者割当増資(資本金39.5百万円)。
平成16年8月 中小企業創造活動促進法認定。
平成16年9月 第三者割当増資(資本金59.5百万円)。
平成17年2月 新株予約券行使による増資(資本金72百万円)。
平成17年5月 第三者割当増資(資本金102百万円)。
平成17年7月 予約行使による増資(資本金162.25百万円)。東京事業所開設。
平成17年12月 第三者割当増資(資本金274.75百万円)
平成18年1月 第三者割当増資(資本金324.75百万円)
平成18年11月 第三者割当増資(資本金354.75百万円)
平成18年12月 第三者割当増資(資本金429.75百万円)
07.5.15 Mixed-Signal LSI Testing Company 4
LSI技術とは
1cm
1cm
1cm2あたり5000万個の素子
まるで金太郎飴のように
切り出して作る
パソコン、携帯、家庭用電化製品にいたるまですべての電気製品にLSI(大規模集積回路)が入っ
ている。
シリコンウェーハ
07.5.15 Mixed-Signal LSI Testing Company 5
Pentium4
07.5.15 Mixed-Signal LSI Testing Company 6
07.5.15 Mixed-Signal LSI Testing Company 7
07.5.15 Mixed-Signal LSI Testing Company 8
日米科学技術協力事業
•PHENIX実験 BNL(米国)
•2000年実験開始
•研究者約400名
•日本の参加機関
東京大学、筑波大学
京都大学、広島大学、
高エネルギー研究所、
東京農工大、東工大
理研、早稲田大学、
長崎総合科学大学
07.5.15 Mixed-Signal LSI Testing Company 9
PHENIXPHENIX実験実験RICHRICH用読み出し回路の開発用読み出し回路の開発
07.5.15 Mixed-Signal LSI Testing Company 10
640MB/sの転送スピード
→ VMEの4倍以上
PHENIX実験用BackPlane
ソースシンクロナス転送
9U基板
コントローラ基板 1枚
入力基板(64入力) 10枚
出力基板(1Gbps) 2枚
LVL1トリガ基板 2枚
07.5.15 Mixed-Signal LSI Testing Company 11
07.5.15 Mixed-Signal LSI Testing Company 12
PHENIXで開発したDAQシステム
AMUMAX writing rate 12MHZMIN writing time 40ns(12bit)Dynamic range 0.5~4.5VDroop time 100mV/s
ADCADC type Wilkinson型Range 9~12 bitsMAX clock 230MHz
(Double edge)
9U Custom-made Module• Orbit 1.2u CMOS
3.5mm x 4.5mm84pin PLCC
• MOSIS SCMOS• TAC 8ch• Integrator 8ch • Trigger sum 2ch
8ラックを使用
→ 5120チャンネル
→ アナログ入力レート 10MHz
→ 約1Gbps光ファイバー出力
07.5.15 Mixed-Signal LSI Testing Company 13
AMU/ADC Chip Layout
• HP 1.2u CMOS 5.5cm x 3.5cm 160pinQFP
•MOSIS SCMOS
•Analog Memory 64 x 32 (0.5pF)
•ADC Wilkinson type 200MHz (D.E.) 12bit x 32ch
•Power dissipation 5V (45.5mW)
07.5.15 Mixed-Signal LSI Testing Company 14
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
LSIのテスト
07.5.15 Mixed-Signal LSI Testing Company 15
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
横河TS670テスタ(G2)
07.5.15 Mixed-Signal LSI Testing Company 16
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
データ収集システムとテスタ
検出器フロントエンド(FE)トリガイベント処理システム
データ収集システム
ストレージシステム
検出器CPU 記憶
装置FE
ディテクタサブシステム イベント処理システム
トリガ
DUTテストヘッド測定条件(テストプログラム)
テスタ本体
テスタシステム
Acquisition(or Digitizer)
Module
MUXAMP
ALDLCD PE
DGT
CMP FM
Big Iron ブロック図
DUT
Test Head
TG
FM
DRV
CMP
SVI
ALD
デジタル PE
MPU
TG
FM
DRV
CMP
SVI
ALD
デジタル PE
MPU
TG
FM
DRV
CMP
SVI
ALD
デジタル PE
MPU
TG
FM
DRV
CMP
SVI
ALD
デジタル PE
MPU
TG
FM
DRV
CMP
SVI
ALD
Digital PE
MPU
Main Frame
TestHeadMPU
Acquisition(or Digitizer)
Module
Pattern GeneratorModulePattern Generator
ModulePattern Generator
ModulePattern Generator
ModulePattern Generator
ModuleMPU
Module
UPS
SystemPowerSupply
EWS
Pattern MemoryModulePattern Generator
ModulePattern Generator
ModulePattern memory
ModulePattern Memory
Module
Acquisition(or Digitizer)
Module
Acquisition(or Digitizer)
Module
Acquisition(or Digitizer)
Module
Sys
tem
Bus
PMU/RVI Module
UVI Module
PMU/RVI ModulePMU/RVI ModulePMU/RVI ModulePMU/RVI Module
UVI ModuleUVI ModuleUVI ModuleUVI ModuleUVI ModuleUVI ModuleIDDQ Module
MUXAMP
ALD LCD PE
DGT
CMP FM
MUXAMP
ALDLCD PE
DGT
CMP FM
MUXAMP
ALDLCD PE
DGT
CMP FM
MUXAMP
ALD
LCD PE
DGT
CMP FM
07.5.15 18
Nagasaki Institute of Applied Science
Big Iron vs Fujin
メインフレームアーキテクチャ から パーソナルコンピュータアーキテクチャ へ
07.5.15 19
Nagasaki Institute of Applied Science
Big Iron vs Fujin
標準バックプレーンを利用したモジュール設計
各ボード上にモジュールを実装
(PCのマザーボードと同じ方式)
07.5.15 20
Nagasaki Institute of Applied ScienceフルオートMYT
07.5.15 21
Nagasaki Institute of Applied Science
MYTへ適用した独自技術
テスタ専用MPUの開発
テスタ専用パターンジェネレータの開発
段階的トリガによる高速データ処理
低容量、低抵抗、高速スイッチの開発
専用スクリプト言語TRLの開発
専用コンパイラの開発
ネットワーク対応型ソフトウェアの開発
07.5.15 22
Nagasaki Institute of Applied Science
TRL Tester Architecture for Data Processing
Digital Measurement
Fast ADC
LVLl
MPU
Fast Switches
Global Controller(MB Control LSI)
1
23
Digital PatternGeneration
DUT
LVL2
MPU
&Data
Transfer
LSI
PC
NET
Level1Trigger
Level2Trigger
Level3TriggerDaughter Bord
FastMemory
LVLl
MPU
Fast I/O
PGl
MPU
Fast TDC
LVLl
MPU
LCD Driver 1Measurement
AnalogMeasurement
LCD Driver NMeasurement
1
2
3
4
4
07.5.15 23
Nagasaki Institute of Applied Science
Why TRL tester is Smaller than Others?
Pipeline Architecture (TRL)
Superscalar Architecture (Others)
Initialize1 Measure1 Average1 Judge1 Transfer1
Initialize2 Measure2 Average2 Judge2 Transfer2
Initialize3 Measure3 Average3 Judge3 Transfer3
Initialize4 Measure4 Average4 Judge4 Transfer4
Initialize5 Measure5 Average5 Judge5 Transfer5
Initialize6 Measure6 Average6 Judge6 Transfer6
Initialize7 Measure7 Average7 Judge7 Transfer7
Initialize8 Measure8 Averae8 Judge8 Transfer8
Initialize9 Measure9 Average9 Judge9 Transfer9
Initialize10 Measure10 Average10 Judge10 Transfer10
Initialize11 Measure11 Average11 Judge11
Initialize12 Measure12 Average12
Initialize13 Measure13
Initialize14
~10MHz Processing Time ~ 100ns constant
Initialize1
Initialize2
Initialize3
Initialize4
Initialize5
Initialize6
Initialize7
Initialize8
Initialize9
Initialize10
Initialize11
Initialize12
Initialize13
Initialize14
Measure1
Measure2
Measure3
Measure4
Measure5
Measure6
Measure7
Measure8
Measure9
Measure10
Measure11
Measure
Measure13
Measure14
Average1
Average2
Average3
Average4
Average5
Average6
Average7
Averae8
Average9
Average10
Average11
Average12
Average13
Average14
Judge1
Judge2
Judge3
Judge4
Judge5
Judge6
Judge7
Judge8
Judge9
Judge10
Judge11
Judge12
Judge13
Judge14
Transfer1
Transfer2
Transfer3
Transfer4
Transfer5
Transfer6
Transfer7
Transfer8
Transfer9
Transfer10
Transfer11
Transfer12
Transfer13
Transfer14
Main Frame~100kHz ~10kHz ~20Mbyte/s
Processing Time ~ 1us to 100us
Small System
Large System
~200MByte/s
07.5.15 24
Nagasaki Institute of Applied Science
Smooth Data Flow with Trigger Method (FLT)
Congestion Problem on Data Flow (BILT)
Ch1 2Byte
Ch2 2Byte
Ch3 2Byte
Ch4 2Byte
Ch5 2Byte
Ch1024 2Byte
Test Head
Acquisition
Memory20Mbyte/s200Mbyte/s
Processing
with
Test
Program
Workstation
20kbyte/s
Ch1 2Byte
Ch2 2Byte
Ch3 2Byte
Ch4 2Byte
Ch5 2Byte
Ch1024 2Byte
20Mbyte/s
Level1
Trigger
MPU
Level2
Trigger
MPU2Mbyte/s
Level3
Trigger200kbyte/s 20kbyte/s
Smooth Processing
Processing with over spec hardware
Daughter Board
Test
Processor200kbyte/s
Congestion
Main Frame
Mother Board PC
Why TRL tester is Faster than Others?
07.5.15 Mixed-Signal LSI TestingCompany
25
Comb Frame
ITP-2 board
8 PE cards+ 2 PS card+Controller
6 RVI+ 2 UVI
MB-2 boardLCD cards
Comb board(type A, B, C)
Air Flow
PC CNT
Manipulator
FRONT
BACK
07.5.15 Mixed-Signal LSI TestingCompany
26Air Flow
PC CNT
Manipulator
FRONT
BACK
CPUカード
Y社(SPARC VMEカード)
TRL CPUカード
DDR2メモリ
UVIカード
Y社 UVIカード(1ch)
TRL UVIカード(4ch)
RVI、PMUカード(4ch)
Y社
TRL
07.5.15 Mixed-Signal LSI Testing Company 30
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
Big Iron vs Fujin (サイズ)
設置面積 Big Iron Fujin
プローバ + 14850 1600 cm2
165cm
90cm
150cm
70cm
90cm
40cm
70cm
70cm
40cm
40cm40cm
80cm
テストヘッド
テスタ本体(Y社)
テスタ本体
電源
14850cm2
6300cm2
4900cm2
1600cm2
07.5.15 Mixed-Signal LSI Testing Company 31
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
プローバー
2000万円/台設置面積 約20000cm2
07.5.15 Mixed-Signal LSI Testing Company 32
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
設置面積比較
Fujin+HAP (1/5) 他社+UF200(1/1)
1m2
1.6m2
Fujin+UF200 (1/2)
2.5m2
4m2
電源+モニタ
2.5m2
1.5m28.8m2
WS PC1m2
1.6m2
1m2
1.6m2
1m2
1.6m2
2.5m2
1.5m28.8m2
WS PC
2.5m2
4m2
電源+モニタ
2.5m2
4m2
電源+モニタ
2.5m2
4m2
電源+モニタ
07.5.15 Mixed-Signal LSI Testing Company 33
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
Fujinを用いたテストフロー
シミュレーション シミュレーションエンジン
パターンファイルコンバータ
他社テストパターンファイル
•TS670•ND1(開発中)
•VCD(開発中)
校正データを記述Fujinデフォルト設定
バージョン違いを吸収
DUTの違いを吸収
テスト項目、条件順序を記述
テスト条件設定ファイル
デバッグモードアセンブラモードスクリプトモード
Typhoon統合環境
LIBファイルINIファイル
ピン定義ファイル
校正
テスト選択
チェックしたテスト
をFujinメモリ内で
順次実行
(コンパイル段階
で順番は固定)
ログファイル
テストパターンファイルFujinへ
ダウンロード
テスト実行
ログファイル
スクリプトを
Fujinメモリ内で
順次実行
(順番は任意に
変更可能)
ログファイル
項目設定
CALファイル
テストシーケンスファイル
オペレータ
ウィンドウ
07.5.15 Mixed-Signal LSI Testing Company 34
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
Typhoon Software
Log Window
Command promptGraph tool
07.5.15 Mixed-Signal LSI Testing Company 35
!"#!"#
Test Research Laboratories Inc.
!"#!"#
Test Research Laboratories Inc.
トレーサビリティツリー
PDM/CNT-R/PS-R
LVPMU LCDPMU(Force)
DMM
RVS(Force)
LCD-SHPE-DRVVIH/VIL/VIT
PE-COMPVOH/VOL
PE-ALDVT/IOH/IOL
PE-DTVDH/VDL
VF
VM(±2.5/ ±5/-5~10)IM(200uA/2mA)LVPMU-VDH/VDL
VFIF(200uA/2mA) IF(200uA/2mA/20mA)
IF(200uA/2mA/20mA)ILIM(200uA/2mA/20mA)
VDH/VDL
RVS(Meas)ATT1/2ATT1/4ATT1/12
UVS(Force)
UVS(Meas)10uA10mA100mA
60uA20mA250mA
LCDPMU(Measure)VM: ATT1VM: ATT1/2VM: ATT1/4VM: ATT1/8IM: 200uAIM: 2mAIM: 20mA
VF (-30~30/0 ~60)
ILIM(60uA/30mA/250mA)
VF(-60~0/-30~30/0~60)
ILIM(10uA/10mA/100mA)
CNT: 10,10,50k 100, 1K 10KPS:20(106), 160(840),8.2k, 1M
+PS-R+PS-R
VCMP(10uA/10mA/100mA)
ICMP(10uA/10mA/100mA)
VCMP(60uA/30mA/250mA)
ICMP(60uA/30mA/250mA)
+CNT-R +PS-R+PS-R
UVS(Current) RVS(Current)
07.5.15 36
Nagasaki Institute of Applied Science
大学発ベンチャーの苦労
財務、経理 → 社長に任せる
営業、販売、原価計算 → 社長に任せる
人事 → 社長に任せる
技術 → 製造・メンテナンスをどうするかが鍵!
やはり、最後は人!