整合した、高周波数デュアル・バンドパスローパ …...ltc6602 4 6602fc...

LTC6602

16602fc

標準的応用例UHF RFIDリーダーのデュアル・ベースバンド・フィルタおよびデュアルADC

6602 TA01

LTC6602

V+IN

+INA

–INA

+INB

–INB

RBIAS

VOCM

MUTE

GAIN0(D0)

GAIN1

GND

GND

–OUTA

+OUTA

–OUTB

+OUTB

CLKIO

SER

CLKCNTL

HPF0(SDO)

HPF1(SDI)

LPF0(SCLK)

LPF1(CS)

V+A V+D

MUTEINPUTFROM

TRANSMITTER

38.3k 0.1µF

LTC2297

CLK IN

0.1µF 0.1µF

3V

CS SCLK SDISPI CONTROL INPUT

I INPUT

Q INPUT

I OUTPUT

Q OUTPUT 2.2µF

AIN+

AIN–

BIN+

BIN–

VCM

÷4

CLOCK INPUT24MHz TO 128MHz

(COVERS THE TAG BACKSCATTER LINK FREQUENCY RANGE OF 40kHz to 640kHzOF THE CLASS 1 GENERATION 2 UHF RFID COMMUNICATION PROTOCOL)

100pF100pF

100pF

100pF100pF

100pF

14-BITADC

14-BITADC

100Ω

100Ω

100Ω

100Ω

利得と周波数

FREQUENCY (Hz)

GAIN

(dB)

6602 TA01b

20

10

0

–40

–30

–20

–10

–50

–601k 1M 10M100k10k

EXTERNAL CLOCK = 90MHz

90kHz-900kHz BPF15kHz-150kHz BPF

45kHz-300kHz BPF

整合した、高周波数デュアル・バンドパス/ローパス・フィルタ

特長整合したデュアル・フィルタ/ドライバ、

RFIDリーダーに最適 2°以内の位相整合を保証 0.2dB以内の利得整合を保証ローパスまたはバンドパスとして構成可能　プログラマブル5次ローパス：42kHz～900kHz 　プログラマブル4次ハイパス：4.2kHz～90kHz 設定可能な利得：1倍、4倍、16倍、32倍シンプルなピン・プログラミング

またはSPIインタフェース低ノイズ：−145dBm/Hz（入力換算）低歪み：200kHzで−75dBc レール･トゥ･レール差動入出力入力範囲：0V～5V 低電圧動作：2.7V～3.6V シャットダウン・モード 4mm×4mm QFNパッケージ

アプリケーションマルチプロトコルRFIDリーダー：　EPC-GEN2、ISD、およびIPX IDEN、PHS、GSMの各基地局リピータ、無線リンク、およびモデムワイヤレス遠隔計測 JTRS

概要LTC®6602は、整合した、プログラマブルなデュアル･バンドパス/ローパス・フィルタおよび差動ドライバです。LTC6602には、その位相整合やダイナミックレンジに加えて選択特性があるので、RFIDシステムのフィルタリングに最適です。チャネル間の位相整合が2°であるLTC6602は、トランシーバのIチャネルやQチャネルなど、整合度が高いフィルタが必要なアプリケーションに使用することができます。利得が設定可能であり、完全差動入出力なので、ほとんどのシステムでの実装が容易になります。

LTC6602のどちらのチャネルも、プログラマブル･ローパスおよびハイパス・フィルタで構成されています。バンドパス機能では、ローパス・フィルタが高いカットオフ周波数に設定されます。ローパス機能では、ハイパス・フィルタをバイパスすることができます。フィルタのカットオフ周波数は1本の抵抗を使用して3%の保証された精度に設定することができます。また、フィルタのカットオフ周波数は外部クロックを使用して制御することもできます。

LTC6602は2.7V～3.6Vの単一電源で動作し、低消費電力のシャットダウン・モードを備えています。L、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。

LTC6602

26602fc

ピン配置

24 23 22 21 20 19

7 8 9

TOP VIEW

UF PACKAGE24-LEAD (4mm × 4mm) PLASTIC QFN

10 11 12

6

5

4

3

2

1

13

14

15

16

17

18V+IN

V+A

VOCM

RBIAS

CLKCNTL

LPF1(CS)

–OUTA

SER

V+D

CLKIO

GND

+OUTB

+INA

–INA

GAIN

1

GAIN

0(D0

)

MUT

E

+OUT

A

+INB

–INB

LPFO

(SCL

K)

HPF1

(SDI

)

HPFO

(SDO

)

–OUT

B

25

TJMAX = 150°C, θJA = 37°C/W

EXPOSED PAD (PIN 25) IS GND, MUST BE SOLDERED TO THE PCB.

PARAMETER CONDITIONS MIN TYP MAX UNITS

Filter Gain Either Channel Gain = 0dB

External Clock = 90MHz, Highpass Filter Cutoff = 45kHz, Lowpass Filter Cutoff = 300kHz, VIN = 3.6VP-P fIN = 22.5kHz fIN = 45kHz fIN = 150kHz fIN = 300kHz fIN = 900kHz

l

l

l

l

l

–1.8 0.1

–2.7

–32 –1.2 0.5 –2

–44

–30 –0.8 0.8

–1.2 –43

dB dB dB dB dB

Matching of Filter Gain External Clock = 90MHz, Highpass Filter Cutoff = 45kHz, Lowpass Filter Cutoff = 300kHz, VIN = 3.6VP-P fIN = 45kHz fIN = 150kHz fIN = 300kHz

l

l

l

±0.2 ±0.2 ±0.2

dB dB dB

発注情報

鉛フリー仕様テープアンドリール製品マーキング* パッケージ規定温度範囲LTC6602CUF#PBF LTC6602CUF#TRPBF 6602 24-Lead (4mm × 4mm) Plastic QFN 0°C to 70°C

LTC6602IUF#PBF LTC6602IUF#TRPBF 6602 24-Lead (4mm × 4mm) Plastic QFN –40°C to 85°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。　*温度グレードは出荷時のコンテナのラベルで識別されます。非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。

絶対最大定格（Note 1）V＋IN～GND間 ........................................................................ 6VV＋A、V＋D～GND間 ............................................................... 4Vフィルタ入力～GND間 .......................... −0.3V～（V＋IN＋0.3V）他のすべてのピン～GND間 ..........−0.3V～（V＋A、V＋D＋0.3V）出力短絡時間 ................................................................ 無期限動作温度範囲（Note 2）

LTC6602CUF .....................................................−40～85LTC6602IUF.......................................................−40～85

規定温度範囲（Note 3）LTC6602CUF ..........................................................0～70LTC6602IUF.......................................................−40～85

保存温度範囲....................................................−65～150

電気的特性 lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。注記がない限り、V＋A = V＋D = V＋IN = 3V、VICM = VOCM = 1.5V、利得 = 0dB、ローパス・カットオフ = 300kHz、ハイパス・カットオフ = 45kHz、RBIAS = 54.9kでの内部クロック。

LTC6602

36602fc


Filter Phase Either Channel

External Clock = 90MHz, VIN = 3.6VP-P, Highpass Filter Cutoff = 45kHz, Lowpass Filter Cutoff = 300kHz fIN = 50kHz fIN = 250kHz

l

l

125 –134

130 –130

134 –126

deg deg

Matching of Filter Phase External Clock = 90MHz, VIN = 3.6VP-P , Highpass Filter Cutoff = 45kHz, Lowpass Filter Cutoff = 300kHz fIN = 50kHz fIN = 250kHz

l

l

±2 ±1.5

deg deg


External Clock = 90MHz, Highpass Filter Cutoff = 15kHz, Lowpass Filter Cutoff = 150kHz, VIN = 3.6VP-P fIN = 7.5kHz fIN = 15kHz fIN = 50kHz fIN = 150kHz fIN = 450kHz

l

l

l

l

l

–1.6 0.4

–2.3

–32 –1.2 0.7

–1.9 –44

–30 –0.8 0.9

–1.3 –43

dB dB dB dB dB

Matching of Filter Gain External Clock = 90MHz, VIN = 3.6VP-P , Highpass Filter Cutoff = 15kHz, Lowpass Filter Cutoff = 150kHz fIN = 15kHz fIN = 50kHz fIN = 150kHz

l

l

l

±0.2 ±0.2 ±0.2

dB dB dB

Filter Phase Either Channel

External Clock = 90MHz, VIN = 3.6VP-P , Highpass Filter Cutoff = 15kHz, Lowpass Filter Cutoff = 150kHz fIN = 16.5kHz fIN = 125kHz

l

l

137 –143

142 –138

146 –134

deg deg

Matching of Filter Phase External Clock = 90MHz, VIN = 3.6VP-P , Highpass Filter Cutoff = 15kHz, Lowpass Filter Cutoff = 150kHz fIN = 16.5kHz fIN = 125kHz

l

l

±2 ±1

deg deg


External Clock = 90MHz, Highpass Filter Cutoff = 90kHz, Lowpass Filter Cutoff = 900kHz, VIN = 3.6VP-P fIN = 45kHz fIN = 90kHz fIN = 300kHz fIN = 900kHz fIN = 2700kHz

l

l

l

l

l

–1.8 –0.1 –2.1

–29 –1.2 0.6

–1.1 –45

–27 –0.7 1.2

–0.5 –44

dB dB dB dB dB

Matching of Filter Gain External Clock = 90MHz, Highpass Filter Cutoff = 90kHz, Lowpass Filter Cutoff = 900kHz, VIN = 3.6VP-P fIN = 90kHz fIN = 300kHz fIN = 900kHz

l

l

l

±0.3 ±0.6 ±0.4

dB dB dB

Filter Phase Either Chanel External Clock = 90MHz, VIN = 3.6VP-P , Highpass Filter Cutoff = 90kHz, Lowpass Filter Cutoff = 900kHz fIN = 100kHz fIN = 750kHz

l

l

136 –136

141 –131

145 –127

deg deg

Matching of Filter Phase External Clock = 90MHz, VIN = 3.6VP-P , Highpass Filter Cutoff = 90kHz, Lowpass Filter Cutoff = 900kHz fIN = 100kHz fIN = 750kHz

l

l

±2 ±1.5

deg deg

Filter Cutoff Accuracy when Self Clocked

CLKCNTL = 3V (Note 4) RBIAS = 200k, Output Clock = 24.705MHz RBIAS = 54.9k, Output Clock = 90MHz

l

l

±3 ±3

% %


LTC6602

46602fc


PGA Gain Lowpass Cutoff = 150kHz, Highpass Filter Bypassed, Measured at DC, 0.6V to 2.4V Each Output Gain Setting = 0dB Gain Setting = 12dB Gain Setting = 24dB Gain Setting = 30dB

l

l

l

l

0.4 11.6 23.5 29.1

0.8 12

23.8 29.6

1.2 12.4 24.1 30.1

dB dB dB dB

PGA Gain Matching Lowpass Cutoff = 150kHz, Highpass Filter Bypassed, Measured at DC, 0.6V to 2.4V Each Output Gain Setting = 0dB Gain Setting = 12dB Gain Setting = 24dB Gain Setting = 30dB

l

l

l

l

±0.2 ±0.2 ±0.3 ±0.3

dB dB dB dB

Noise At 200kHz Voltage Noise Referred to the Input Gain = 0dB Gain = 12dB Gain = 24dB Gain = 30dB

–119 –131 –142 –146

dBm/Hz dBm/Hz dBm/Hz dBm/Hz

Integrated Noise Noise Bandwidth = 1.57MHz (Note 5), Referred to the Input Gain = 0dB Gain = 12dB Gain = 24dB Gain = 30dB

–62 –74 –85 –89

dBm dBm dBm dBm

THD VIN = 1.5VP-P , fIN = 100kHz –75 dB

Input Impedance Differential Common Mode

16 20

kΩ kΩ

VOS Differential Differential Offset Voltage at Either Output Differential Offset Voltage at Either Output HPF Bypassed, Lowest LPF Cutoff Differential Offset Voltage at Either Output HPF Bypassed, Highest LPF Cutoff

l

l

l

±7 ±10 ±10

±15 ±30 ±30

mV mV mV

VOSCM Common Mode Offset Voltage VOCM = 1.5V, Supplies = 3V VOSCM = VOUT-CM – VOCM

l

–40

±20

70

mV

CMR Differential ΔVINCM/ΔVOUTDIFF

Common Mode Input from 0 to 3V V+IN = 3V Common Mode Input from 0 to 5V V+IN = 5V

l

l

75

75

95

95

dB

dB

VOCM Pin Voltage V+A = V+D = 3V, Pin 3 Open l 1.2 1.4 1.6 V

VOCM Pin Input Impedance

V+A = V+D = 3V, Pin 3 Open l 300 400 700 Ω

Output Swing Lowpass Cutoff = 150kHz, Highpass Filter Bypassed, Measured at DC Source 1mA, VOUT High, Relative to V+A Sink 1mA, VOUT Low, Relative to GND

l

l

200 200

500 500

mV mV

Short-Circuit Current Lowpass Cutoff = 150kHz, Highpass Filter Bypassed Sourcing Sinking

l

l

4

10

15 25

25 50

mA mA

Supply Current Internal Clock (RBIAS = 54.9k); Sum of the Currents into V+D, V+A, and V+IN All Supplies Set to 3V HPF = 15k, LPF = 150k HPF = 45k, LPF = 300k HPF = 90k, LPF = 900k

l

l

l

65 100 105

88 133 138

mA mA mA


LTC6602

56602fc


Supply Current, Shutdown Mode

Sum of the Currents into V+D, V+A, and V+IN; All Supplies Set to 3V Shutdown Via Serial Interface, Control Bit D1 = 1.

l

170

235

µA

Supply Voltage V+D, V+A Relative to GND V+IN Relative to GND

l

l

2.7 2.7

3.6 5.5

V V

PSR V+D = V+A = V+IN, All from 2.7V to 3.6V V+D = V+A = 3.0V, V+IN from 4.5V to 5.5V

l

l

50 80

60 95

dB dB

RBIAS Resistor Range Clock Frequency Error ≤ ±3%, CLKCNTL = 3V l 54.9 200 kΩ

RBIAS Pin Voltage 54.9k < RBIAS < 200k 1.17 V

Clock Frequency Drift Over Temperature

RBIAS = 54.9k, CLKCNTL Pin Open 40 ppm/ºC

Clock Frequency Change Over Supply

V+A, V+D from 2.7V to 3.6V, RBIAS = 54.9k, CLKCNTL Pin Open l –0.6 0.1 0.6 %/V

Output Clock Duty Cycle RBIAS = 54.9k l 25 50 75 %

CLKIO Pin High Level Input Voltage

CLKCNTL = 0V (Note 6) V+D – 0.3 V

CLKIO Pin Low Level Input Voltage

CLKCNTL = 0V (Note 6) 0.3 V

CLKIO Pin Input Current CLKCNTL = 0V CLKIO = 0V (Note 7) CLKIO = V+D

l

l

–1

10

µA µA

CLKIO Pin High Level Output Voltage

V+A = V+D = 3V, CLKCNTL = 3V IOH = –1mA IOH = –4mA

2.95 2.9

V V

CLKIO Pin Low Level Output Voltage

V+A = V+D = 3V, CLKCNTL = 3V IOL = 1mA IOL = 4mA

0.05 0.1

V V

CLKIO Rise Time V+A = V+D = CLKCNTL = 3V, 20%/80%, CLOAD = 5pF 0.3 ns

CLKIO Fall Time V+A = V+D = CLKCNTL = 3V, 20%/80%, CLOAD = 5pF 0.3 ns

SER, MUTE High Level Input Voltage

Pins 17, 20 l V+D – 0.3 V

SER, MUTE Low Level Input Voltage

Pins 17, 20 l 0.3 V

SER, MUTE Input Current

Pin 17 or Pin 20 = 0V (Note 7) Pin 17 or Pin 20 = V+D

l

l

–10 2

µA µA

CLKCNTL High Level Input Voltage

Pin 5 l V+D – 0.5 V

CLKCNTL Low Level Input Voltage

Pin 5 0.5 V

CLKCNTL Input Current CLKCNTL = 0V (Note 7) CLKCNTL = V+D

l

l

–25 –15 15

25

µA µA


LTC6602

66602fc

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

V+D = 2.7V to 3.6V

VIH Digital Input High Voltage Pins 6, 9-11, 21, 22 l 2 V

VIL Digital Input Low Voltage Pins 6, 9-11, 21, 22 l 0.8 V

IIN Digital Input Current Pins 6, 9-11, 21, 22 (Note 7) l –1 1 µA

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

V+D = 2.7V to 3.6V

VIH Digital Input High Voltage Pins 6, 9, 10 l 2 V

VIL Digital Input Low Voltage Pins 6, 9, 10 l 0.8 V

IIN Digital Input Current Pins 6, 9, 10 (Note 7) l –1 1 µA

VOH Digital Output High Voltage Pins 11, 21 Sourcing 500µA l VSUPPLY – 0.3 V

VOL Digital Output Low Voltage Pins 11, 21 Sinking 500µA l 0.3 V

t1 SDI Valid to SCLK Setup (Note 6) l 60 ns

t2 SDI Valid to SCLK Hold (Note 6) l 0 ns

t3 SCLK Low l 100 ns

t4 SCLK High l 100 ns

t5 CS Pulse Width l 60 ns

t6 LSB SCLK to CS (Note 6) l 60 ns

t7 CS Low to SCLK (Note 6) l 30 ns

t8 SDO Output Delay CL = 15pF l 125 ns

t9 SCLK Low to CS Low (Note 6) l 0 ns

Pin Programmable Control Mode Specifications

Serial Port DC and Timing Specifications

Note 1：絶対最大定格はそれを超えるとデバイスに永続的な損傷を与える可能性がある値。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。

Note 2：LTC6602CおよびLTC6602Iは−40～85の動作温度範囲で動作することが保証されている。

Note 3：LTC6602Cは0～70の温度範囲で性能仕様に適合することが保証されている。LTC6602Cは−40～85の温度範囲で性能仕様に適合するように設計され、特性が評価されており、性能仕様に適合すると予想されるが、これらの温度ではテストされないし、QAサンプリングも行われない。LTC6602Iは−40～85の温度範囲で性能仕様に適合することが保証されている。

Note 4：このテストによって内部発振器の精度が測定される（fCLKの式からの偏差）。内部発振周波数の変動によってフィルタのカットオフ周波数が変動する。｢アプリケーション情報｣を参照。

Note 5：1.57MHzは1MHzの1次RCローパス・フィルタの等価ノイズ帯域幅。

Note 6：設計によって保証されているが、テストは行われない。

Note 7：ロジックICの標準規格に準拠して、ピンから流れ出す電流には任意に負の値が与えられる。

電気的特性 lは全動作温度範囲の規格値を意味する。それ以外はTA = 25°Cでの値。規格値はピン6、9～11、21、22に適用する。

LTC6602

76602fc

FREQUENCY (Hz)

GAIN

(dB)

6602 G01

20

10

0

–40

–30

–20

–10

–50

–601k 1M 10M100k10k

TA = 25°CVS = 3VEXTERNAL CLOCKRBIAS = 54.9kGAIN = 0dB

Gain vs Frequency

-60

-50

-40

-30

-20

-10

0

10

20

1.E+03 1.E+04 1.E+05 1.E+06 1.E+07

Frequency (Hz)

Gain (dB)

TA = 25oCVS = 3VExternal ClockRBIAS = 54.9kGain = 0dB

15-150kHz BPF

45-300kHz BPF

90-900kHz BPF


45kHz-300kHz BPF

INPUT FREQUENCY (kHz)

DIST

ORTI

ON (d

Bc)

66062 G02

–70

–75

–80

–85

–900 50 100 250 300200150

TA = 25°C, VS = 3V, DIFFERENTIAL INPUT,VIN = 1.5VP-P, 12.4-82.4kHz BPF, RBIAS = 200k45kHz-300kHz BPF, RBIAS = 54.9k, GAIN = 0dB

HD312kHz-82kHz BPF

HD212kHz-82kHz BPF

HD245kHz-300kHz BPF

HD345kHz-300kHz BPF

OUTPUT VOLTAGE (VP-P)

DIST

ORTI

ON (d

Bc)

66062 G03

–30

–40

–50

–60

–70

–80

–90

–1000 1 2 5 643

TA = 25°CVS = 3VfIN = 100kHzDIFFERENTIAL INPUTRBIAS = 54.9kRBIAS = 45kHz-300kHz BPFGAIN = 0dB

HD3

HD2

GAIN (dB)

DIST

ORTI

ON (d

Bc)

6602 G04

–70

–75

–80

–85

–900 6 24 301812

TA = 25°CVS = 3VfIN = 100kHzDIFFERENTIAL INPUT, VOUT = 1.5VP-PRBIAS = 54.9k45kHz-300kHz BPF

HD3

HD2

HIGHPASS CUTOFF FREQUENCY (kHz)

DIST

ORTI

ON (d

Bc)

6602 G05

–70

–75

–80

–85

–900 15 75 90604530

TA = 25°CVS = 3V

fIN = 100kHzDIFFERENTIAL INPUT, VIN = 1.5VP-P

RBIAS = 54.9kfLP = 300kHz

GAIN = 0dBHD3

HD2

LOWPASS CUTOFF FREQUENCY (kHz)

DIST

ORTI

ON (d

Bc)

6602 G06

–70

–75

–80

–85

–900 150 750 900600450300

TA = 25°CVS = 3V

fIN = 100kHzDIFFERENTIAL INPUT, VIN = 1.5VP-P

RBIAS = 54.9kfHP = 45kHzGAIN = 0dB

HD3

HD2

SUPPLY VOLTAGE (V)

FILT

ER C

UTOF

F FR

EQUE

NCY

DEVI

ATIO

N (%

)

6602 G07

0.10

0.05

0.00

–0.052.7 2.8 3.5 3.63.43.33.23.13.02.9

RBIAS = 54.9k45kHz-300kHz BPFGAIN = 0dB

–40°C

85°C25°C

TEMPERATURE (°C)

FILT

ER C

UTOF

F FR

EQUE

NCY

DEVI

ATIO

N (%

)

6602 G08

0.4

0.3

0.0

0.1

0.2

–0.4

–0.3

–0.2

–0.1

–40 806040200–20

VS = 3VRBIAS = 54.9k45kHz-300kHz BPFGAIN = 0dB

5 TYPICAL UNITS

FREQUENCY (Hz)

COM

MON

MOD

E RE

JECT

ION

(dB)

6602 G09

120

110

100

80

90

40

50

60

70

30

201k 1M 10M100k10k

TA = 25°CVS = 3VVIN-CM = 0VΔVIN-CM = 1.25VP-PRBIAS = 54.9k45kHz-300kHz BPF

CMR = ΔVIN-CM /ΔVOUT-DIFF

GAIN = 30dBGAIN = 24dB


標準的性能特性

利得と周波数歪みと入力周波数歪みと出力電圧

歪みと利得歪みとハイパス・カットオフ周波数歪みとローパス・カットオフ周波数

フィルタのカットオフ精度と電源電圧フィルタのカットオフ精度と温度同相除去

LTC6602

86602fc

FREQUENCY (Hz)

COM

MON

MOD

E RE

JECT

ION

(dB)

6602 G10

120

110

100

80

90

40

50

60

70

30

201k 1M100k10k





FREQUENCY (Hz)

COM

MON

MOD

E RE

JECT

ION

(dB)

6602 G11

120

110

100

80

90

40

50

60

70

30

2010k 10M1M100k

TA = 25°C, VS = 3V,VIN-CM = 0V, ΔVIN-CM = 1.25VP-P,RBIAS = 54.9k, 90kHz-900kHz BPF


GAIN = 24dB

GAIN = 0dB

GAIN = 30dB

GAIN = 12dB

FREQUENCY (Hz)

CMRR

(dB)

6602 G12

120

110

100

80

90

40

50

60

70

30

201k 10M1M100k10k



GAIN = 24dB

GAIN = 30dB

FREQUENCY (Hz)

CMRR

(dB)

6602 G13

120

110

100

80

90

40

50

60

70

30

201k 1M100k10k


GAIN = 0dB

GAIN = 30dB

GAIN = 12dB

GAIN = 24dB

FREQUENCY (Hz)

CMRR

(dB)

6602 G14

120

110

100

80

90

40

50

60

70

30

2010k 10M1M100k



GAIN = 12dB GAIN = 24dB

CENTER SIGNAL FREQUENCY, fC (kHz)

OIP3

(dBm

)

6602 G15

48

46

44

42

40

380 50 300 350250200150100

TA = 25°CVS = 3Vf1 = fC –5kHz, f2 = fC +5kHzVOUT = 6dBm PER TONE FOR 2-TONE TESTRBIAS = 54.9k45kHz-300kHz BPF

GAIN = 0dB

GAIN = 24dB



OIP3

(dBm

)

6602 G16

48

46

44

42

40

380 20 140 160100 120806040

TA = 25°CVS = 3V

f1 = fC –5kHzf2 = fC +5kHz

VOUT = 6dBm PER TONE FOR 2-TONE TEST

RBIAS = 54.9k15kHz-150kHz BPF

GAIN = 0dB

GAIN = 30dB

GAIN = 12dB

GAIN = 24dB


OIP3

(dBm

)

6602 G17

48

46

44

42

40

380 200100 300 900 1000700 800600500400

TA = 25°C, VS = 3Vf1 = fC –10kHz, f2 = fC +10kHzVOUT = 6dBm PER TONE FOR 2-TONE TESTRBIAS = 54.9k90kHz-900kHz BPF

GAIN = 0dB

GAIN = 30dB

GAIN = 12dB

GAIN = 24dB

TEMPERATURE (°C)

OIP3

(dBm

)

6602 G18

50

48

46

44

42

40–40–30–20 100–10 20 80 9060 70504030

VS = 3VVOUT = 6dBm PER TONE FOR 2-TONE TESTRBIAS = 54.9kGAIN = 30dB

fIN = 95kHz, 105kHz15kHz-150kHz BPF




同相除去比同相除去比 OIP3と平均信号周波数（fC）

OIP3と平均信号周波数（fC） OIP3と平均信号周波数（fC） OIP3と温度

同相除去同相除去同相除去比

LTC6602

96602fc

FREQUENCY (Hz)

OUTP

UT IM

PEDA

NCE

(Ω)

6602 G19

100

10

1

0.11k 1M 10M100k10k

TA = 25°CVS = 3VRBIAS = 54.9k

900kHz LPF

45kHz-300kHz BPF


SUPPLY VOLTAGE (V)

SUPP

LY C

URRE

NT (m

A)

6602 G20

110

105

100

95

902.7 2.8 3.5 3.63.43.33.23.13.02.9

CLKCNTL PIN FLOATINGRBIAS = 54.9k45kHz-300kHz BPFGAIN = 0dB

85°C

25°C

–40°C

TEMPERATURE (°C)

SUPP

LY C

URRE

NT (m

A)

6602 G21

120

100

80

60

40

20

0–40–30–20 100–10 20 80 9060 70504030

VS = 3VCLKCNTL PIN FLOATINGRBIAS = 54.9kGAIN = 0dB

15kHz-150kHz BPF

45kHz-300kHz BPF

90kHz-900kHz BPF

6602 G22

1V/DIV

0V

2.5ns/DIVIRBIAS (µA)

R BIA

S PI

N VO

LTAG

E (V

)

6602 G23

1.25

1.20

1.15

1.100 5 20 251510

TA = 25°CVS = 3V

FREQUENCY (Hz)

VOLT

AGE

NOIS

E DE

NSIT

Y (n

V/√H

z)

6602 G24

1000

100

10

11k 1M100k10k

TA = 25°C, VS = 3V, EXTERNAL CLOCKRBIAS = 54.9k, 45kHz-300kHz BPFINTEGRATED NOISE BW = 1.57MHz

GAIN = 0dBINTEGRATED NOISE = 186.5µVRMS




FREQUENCY (Hz)

VOLT

AGE

NOIS

E DE

NSIT

Y (n

V/√H

z)

6602 G25

1000

100

10

11k 1M100k10k

TA = 25°C, VS = 3V, EXTERNAL CLOCKRBIAS = 54.9k, 15kHz-150kHz BPFINTERNAL NOISE BW = 400kHz

GAIN = 30dB INTEGRATED NOISE = 7.2µVRMS


GAIN = 0dB INTEGRATED NOISE = 189µVRMS

GAIN = 12dBINTEGRATED

NOISE= 47.8µVRMS

FREQUENCY (Hz)

VOLT

AGE

NOIS

E DE

NSIT

Y (n

V/√H

z)

6602 G26

1000

100

10

110k 10M1M100k

TA = 25°C, VS = 3V, EXTERNAL CLOCKRBIAS = 54.9k, 90kHz-900kHz BPFINTERNAL NOISE BW = 2.5MHz

GAIN = 24dBINTEGRATED

NOISE = 20.7µVRMSGAIN = 30dBINTEGRATED NOISE = 17.5µVRMS

GAIN = 0dB INTEGRATED NOISE = 304.2µVRMSGAIN = 12dB INTEGRATED NOISE

= 77.6µVRMS


出力インピーダンスと周波数消費電流と電源電圧消費電流と温度

90MHz動作時のクロック出力 RBIASピンの電圧とIRBIAS

入力換算ノイズ密度入力換算ノイズ密度入力換算ノイズ密度

LTC6602

106602fc

ピン機能V＋IN（ピン1）：入力電源（2.7V ≤ V ≤ 5.5V）。この電源は、ノイズやリップルの影響を受けてはなりません。V＋A（ピン2）に接続する場合を除き、0.1μFのコンデンサを使用して直接グランド・プレーンにバイパスします。できるだけデバイスの近くでバイパスする必要がありますが、V＋AおよびV＋D（ピン16）ほど重要ではありません。

V＋A（ピン2）：アナログ電源（2.7V ≤ V ≤ 3.6V）。この電源は、ノイズやリップルの影響を受けてはなりません。0.1μFのコンデンサを使用して直接グランド・プレーンにバイパスします。できるだけデバイスの近くでバイパスする必要があります。

VOCM（ピン3）：出力同相電圧のリファレンス。フロートさせると、内部抵抗分割器によってこのピンの電圧が電源電圧の半分（標準で1.5V）に設定され、フィルタのダイナミックレンジが最大になります。このピンをフロートさせる場合、0.1μFの高品質のコンデンサでグランドにバイパスする必要があります。このピンには400Ωの標準入力インピーダンスがあるので、オーバードライブすることができます。このピンをデフォルト値以外の電圧にドライブすると、クリップされる前にフィルタが処理できる信号範囲が縮小します。

RBIAS（ピン4）：発振周波数設定抵抗の入力。このピンとグランドの間に接続された抵抗の値によってマスタ発振器の周波数が決定され、フィルタ・ネットワークのバイアス電流が設定されます。このピンの電圧はLTC6602によって約1.17Vに保たれます。最高の性能を得るには、54.9k～200kの値の高精度金属皮膜抵抗を使用して、このピンの容量を10pF以下に制限します。外部クロックを使用する場合でもこの抵抗は必要になります。

CLKCNTL（ピン5）：クロック制御入力。このスリーステート入力によってCLKIO（ピン15）の機能が選択されます。CLKCNTLピンをグランドに接続すると、CLKIOピンを外部クロックでドライブすることができます（CLKIOはマスタ・クロック入力）。CLKCNTLピンをフロートさせると、内部発振器がイネーブルされますが、マスタ・クロックはCLKIOピンに出力されません（CLKIOは非接続）。CLKCNTLピンをV＋D（ピン16）に接続すると、内部発振器がイネーブルされてマスタ・クロックがCLKIOピンに出力されます（CLKIOはマスタ・クロック出力）。フロート状態のCLKCNTLピンを検出するために、LTC6602はこのピンを電源電圧の中間の電位にしようとします。これは、2個の内部電流源によって実現されます。内部電流源の一

方はV＋DとCLKCNTLに接続されており、他方はグランドとCLKCNTLに接続されています。したがって、CLKCNTLピンを“H”にドライブするには約15μAをソースする必要があります。同様に、CLKCNTLピンを“L”にドライブするには15μAをシンクする必要があります。CLKCNTLピンがフロート状態の場合、1nFのコンデンサでグランドにバイパスするか、またはグランド・シールドで囲むことによって他のPCBトレースからの過度の結合を防ぐことを推奨します。

LPF1（CS）（ピン6）：ロジック入力。ピン・プログラマブル制御モードの場合、このピンはローパス・カットオフ周波数の制御コードのMSBになり、シリアル制御モードの場合、このピンはチップ・セレクト入力（アクティブ“L”）になります。

＋INB、-INB（ピン7、8）：チャネルBの差動入力。入力範囲および入力抵抗は「アプリケーション情報」に記載されています。入力電圧はV＋IN（ピン1）を上回らないようにする必要があります。

LPF0（SCLK）（ピン9）：ロジック入力。ピン・プログラマブル制御モードの場合、このピンはローパス・カットオフ周波数の制御コードのLSBになり、シリアル制御モードの場合、このピンはシリアル・インタフェースのクロックになります。

HPF1（SDI）（ピン10）：ロジック入力。ピン・プログラマブル制御モードの場合、このピンはハイパス・カットオフ周波数の制御コードのMSBになり、シリアル制御モードの場合、このピンはシリアル・データ入力になります。

HPF0（SDO）（ピン11）：ロジック入力。ピン・プログラマブル制御モードの場合、このピンはハイパス・カットオフ周波数の制御コードのLSBになり、シリアル制御モードの場合、このピンはシリアル・データ出力になります。

-OUTB、＋OUTB（ピン12、13）：チャネルBの差動フィルタ出力。これらのピンは1kまたは50pFあるいは両方の負荷をドライブすることができます。容量性負荷が大きい場合、各出力に100Ωの直列抵抗を外付けすることを推奨します。フィルタ出力の同相電圧はVOCM（ピン3）の電圧と等しくなります。

GND（ピン14）：グランド。最高の性能を得るには、グランド・プレーンに接続します。

LTC6602

116602fc

ピン機能CLKIO（ピン15）：CLKCNTL（ピン5）をグランドに接続すると、CLKIOはマスタ・クロック入力になります。CLKCNTLをフロートさせると、CLKIOは微弱な5μAのプルダウンによってグランドに引き下げられます。CLKCNTLをV＋D（ピン16）に接続すると、CLKIOはマスタ・クロック出力になります。クロック出力に設定すると、このピンは1kまたは5pFあるいは両方の負荷をドライブすることができます。大きな負荷の場合、高い周波数では電源バウンスによって精度が低下することがあります。

V＋D（ピン16）：デジタル電源（2.7V ≤ V ≤ 3.6V）。この電源は、ノイズやリップルの影響を受けてはなりません。0.1μFのコンデンサを使用して直接グランド・プレーンにバイパスします。できるだけデバイスの近くでバイパスする必要があります。

SER（ピン17）：インタフェース選択入力。V＋D（ピン16）に接続すると、インタフェースがピン・プログラマブル制御モードになります。つまり、フィルタの利得とカットオフ周波数がGAIN1、GAIN0、HPF1、HPF0、LPF1、LPF0の各ピン接続によって設定されます。SERをグランドに接続すると、フィルタの利得、フィルタのカットオフ周波数、およびシャットダウン・モードがシリアル・インタフェースによって設定されます。

-OUTA、＋OUTA（ピン18、19）：チャネルAの差動フィルタ出力。これらのピンは1kまたは50pFあるいは両方の負荷をドライブすることができます。容量性負荷が大きい場合、各出力に100Ωの直列抵抗を外付けすることを推奨します。フィルタ出力の同相電圧はVOCM（ピン3）の電圧と等しくなります。

MUTE（ピン20）：MUTEX入力。入力を切断してミュートするには、グランドまでドライブします。通常動作をさせるには、フロートさせるか、またはV＋D（ピン16）までドライブします。

GAIN0（D0）（ピン21）：ロジック入力。ピン・プログラマブル制御モードの場合、このピンは利得制御コードのLSBになり、シリアル制御モードの場合、このピンはシリアル制御レジスタのLSB出力になります。

GAIN1（ピン22）：ロジック入力。ピン・プログラマブル制御モードの場合、このピンは利得制御コードのMSBになり、シリアル制御モードの場合、このピンは非接続になります。

-INA、＋INA（ピン23、24）：チャネルAの差動入力。入力範囲および入力抵抗は「アプリケーション情報」に記載されています。入力電圧レベルはGNDからV＋IN電源レールまでの範囲が可能です。

露出パッド（ピン25)：グランド。露出パッドはPCボードに半田付けする必要があります。

LTC6602

126602fc

シリアル・インタフェースのタイミング図

ブロック図

D3D3 D2 D1 D0 D7 • • • • D4

D3D3D4 D2 D1 D0 D7 • • • • D4

t6

t9

t7t3

t5

t4t1

t8

t2

PREVIOUS BYTE CURRENT BYTE

SCLK

SDI

CS

SDO

6602 TD

2

VDDA

GND

V+A

1V+IN

RBIAS 4

VOCM 3

CLKCNTL

LPF1(CS)

5

6

17

18

15

16

14

13

6602 BD

20 1922 212324

11 129 1087

–INB+INB HPF1(SDI)LPF0(SCLK) HPF0(SDO) –OUTB

–INA+INA GAIN0(D0)GAIN1 MUTE +OUTA

SER

–OUTA

CLKIO

V+D

GND

+OUTB

LPF HPF

LPF HPF

CONTROL BIAS CLK

CONTROLBIAS CLK

BIAS/OSCCLOCK

GENERATORCONTROL

LOGIC

CHANNEL A

CHANNEL B

PGA

1.6k

1.6k

PGA

タイミング図

LTC6602

136602fc

動作説明（「ブロック図」を参照）LTC6602は2つの整合したフィルタ・チャネルを備え、それぞれ、利得制御、ローパス・ネットワーク、ハイパス・ネットワークを有し、1つの制御ブロックによって制御され、1つのクロック発生器からクロックを供給されます。利得、ローパス、ハイパスの各部分は個別に設定できます。2つのチャネルは独立してはいません。つまり、利得が24dBに設定されると、どちらのチャネルの利得も24dBになります。フィルタは、ハイパス・フィルタ・ネットワークをバイパスするように設定することも可能で、ローパスの応答が得られます。フィルタは、外部クロック・ソースからクロック供給するか、または内部発振器を使用することができます。RBIASピンに接続された抵抗によって、フィルタ・ネットワークのバイアス電流と内部発振周波数（外部クロックでドライブされない場合）が設定されます。クロック周波数を変えることにより、フィルタの帯域幅が切り替わります。これにより、フィルタを様な々帯域幅に合わせることができます。

ピン・プログラマブル・インタフェース図1に示すように、SERをV＋Dに接続することにより、ピン・プログラマブル制御ラインGAIN1、GAIN0、HPF1、HPF0、LPF1、LPF0を介してフィルタを直接制御することができます。HPF0（SDO）ピンとGAIN0（D0）ピンは双方向（ピン・プログラマブル制御モード時には入力、シリアル・モード時には出力）です。ピン・プログラマブル制御モード時に、HPF0（SDO）およびGAIN0（D0）の電圧をV＋Dより高くすることはできません。V＋Dより高くすると、内部ダイオードを介してV＋Dに大きな電流が注入される可能性があるからです（図2を参照）。電流を10mA以下に制限するため、HPF0（SDO）ピンおよびGAIN0（D0）ピンに10k抵抗を接続する（図1を参照）ことを推奨します。SERはV＋Dに内部でプルアップされています。ロジック入力はすべて、内部でプルアップもプルダウンもされていません。

図1. ピン・プログラマブル制御モード時のフィルタ

V+IN

V+A

V+D

+INA

–INA

SER

LPF1(CS)

LPF0(SCLK)

HPF1(SDI)

HPF0(SDO)

GAIN1

GAIN0(D0)

GND

LTC6602

VOUTVIN

0.1µF

LOWPASS CUTOFF = 900kHz (fCLK = 90MHz)HIGHPASS CUTOFF = 90kHz (fCLK = 90MHz)GAIN = 16

GAIN, BANDWIDTHS ARE SET BY MICROPROCESSOR.10k RESISTORS ON HPF0(SDO) AND GAIN0(D0) PROTECT THE DEVICE IF VHPF0 > V+D OR VGAIN0 > V+D

µP

+

–

+

–

+

–

+

–

10k

10k

6602 F01

+OUTA

–OUTA

V+IN

V+A

V+D

+INA

–INA

SER

LPF1(CS)

LPF0(SCLK)

HPF1(SDI)

HPF0(SDO)

GAIN1

GAIN0(D0)

GND

VOUTVIN

+OUTA

–OUTA

3.3V

0.1µF

3.3V

LTC6602

LPF1

LPF0

HPF1

HPF0

GAIN1

GAIN0

アプリケーション情報

LTC6602

146602fc

図2. HPF0（SDO）ピンおよび GAIN0（D0）ピンの双方向設計図3. シリアル・インタフェース（MSBを先頭にした出力）の略図

図4. デイジーチェーンの2個のフィルタ

シリアル制御レジスタの定義D7 D6 D5 D4 D3 D2 D1 D0

GAIN0 GAIN1 LPF0 LPF1 HPF0 HPF1 SHDN OUT

µP

6602 F04

LPF1(CS)

SCLK

SDI

SCLK

SDI

CS

D15 D11 D10 D9 D8 D7 D3 D2 D1 D0

GAIN, BW CONTROL WORD FOR #2 GAIN, BW CONTROL WORD FOR #1 SHUTDOWN FOR #1SHUTDOWN FOR #2

V+IN

V+A

V+D

+INA

–INA

SER

LPF1(CS)

LPF0(SCLK)

HPF1(SDI)

GND

LTC6602#1

VOUT1VIN1

0.1µF

+

–

+

–

+

–

+

–VIN2

3.3V

+OUTA

–OUTA

OUT1

V+IN

V+A

V+D

+INA

–INA

SER

LPF1(CS)

LPF0(SCLK)

HPF1(SDI)

GND

LTC6602#2

VOUT2

0.1µF

3.3V

+OUTA

–OUTA

OUT2GAIN0(D0)

HPF0(SDO)

GAIN0(D0)

HPF0(SDO) SDO

V+D

HPF0(SDO)

6602 F02

(INTERNALNODE)

6-BIT GAIN, BWCONTROL CODE

8-BIT LATCH

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q78-BIT

SHIFT-REGISTER

SDOSCLK

DIN

CS

6602 F03

OUT

SHUTDOWN


LTC6602

156602fc

シリアル・インタフェースSERをグランドに接続することにより、SPIシリアル・インタフェースを介してフィルタを制御することができます。CSが“L”のとき、SDIのシリアル・データは、クロック（SCLK）の立ち上がりエッジでシフトされ、MSBを先頭にして8ビット・シフトレジスタに転送されます（図3を参照）。SDOのシリアル・データはクロックの立ち下がりエッジでシフトアウトされます。CSが“H”になると、シフトレジスタの8ビットが、シリアル制御レジスタである8ビットDラッチにロードされます。CSが“H”に引き上げられると、クロックは内部でディスエーブルされます。注：余分な内部クロック・パルスを避けるため、CSが“L”に引き下げられる前にSCLKを“L”にする必要があります。SDOはシリアル・モードでは常にアクティブ（トライステートにはならない）であり、他のSPI出力と「ワイヤーOR接続」することはできません。さらに、CSが“H”に引き上げられてもSDOは“0”に強制されません。

LTC6602は、他のLTC6602またはシリアル・インタフェースを備えた他のデバイスとデイジーチェーン接続することができます。デイジーチェーンは、前のチップのSDOを次のチップのSDIに接続することによって形成され、デイジーチェーン内ではSCLKとCSがすべてのチップで共有されています。シリアル・データがすべてのチップにクロック入力されると、CS信号が“H”に引き上げられ、すべてのチップが同時に更新されます。デイジーチェーン接続されたSPI構成の2個のLTC6602の例を図4に示します。

GAIN1およびGAIN0は利得制御ビット（シリアル・モードではレジスタ・ビットD6およびD7）です。この機能を表1に示します。シリアル・モードでは、レジスタ・ビットD1を“1”に設定し、デバイスを低消費電力のシャットダウン・モードにすることができます。シリアル・モードでは、レジスタ・ビットD0は汎用出力（ピン21）です。

表1. 利得制御

GAIN 1

GAIN 0PASSBAND GAIN

(dB)

0 0 0

0 1 12

1 0 24

1 1 30

セルフクロック動作LTC6602は、RBIASピンに接続された1本の外付け抵抗を使用してフィルタのカットオフ周波数を設定する独自の内部発振器を備えています。クロック周波数は次の簡単な式で決定されます（図5を参照）。

fCLK = 494.1MHz • 10k/RBIAS

注：RBIAS ≤ 200k.

図5. RBIASと必要なクロック周波数

設計はV＋A = 3V、V＋D = 3V、fCLK = 90MHzに最適化されており、許容誤差が0.1%の外付け54.9k抵抗を使用したときのフィルタのカットオフ周波数の誤差は標準で3%以下です。様々な抵抗値とカットオフ周波数制御の設定（HPF1、HPF0、LPF1、LPF0）により、ハイパスおよびローパスのカットオフ周波数をそれぞれ、4.1175kHz～90kHzおよび41.175kHz～900kHに正確に変化させることができます。54.9kの値の外付け抵抗（RBIAS）で求められるカットオフ周波数を表2に要約します。カットオフ周波数はクロック周波数に応じて変わることに注意してください。たとえば、HPF1、HPF0、LPF1、LPF0がすべて“0”で、RBIASが54.9kから200kに増加すると、fCLKが90MHzから24.705MHzに低下し、ローパス・カットオフ周波数が150kHzから41.175kHzに低下してハイパス・カットオフ周波数が15kHzから4.1175Hzに低下します。200kの値の外付け抵抗で求められるカットオフ周波数を表3に要約します。LTC6602が最小のローパス・カットオフ周波数（LPF1、LPF0 = “0”）に設定されると、電力は自動的に約35%減少します。

DESIRED CLOCK FREQUENCY (MHz)

R BIA

S (k

Ω)

6602 F05

200

175

150

125

100

75

5020 80 9060 70504030


LTC6602

166602fc

利得および群遅延と周波数（45kHz～300kHzのバンドパス応答）



利得および群遅延と周波数（900kHzのローパス応答）

表2. カットオフ周波数制御、RBIAS = 54.9k、fCLK = 90MHz

LPF1

LPF0

Lowpass BW (kHz)

HPF1

HPF0

Highpass BW (kHz)

0 0 150 0 0 15

0 1 300 0 1 45

1 0 900 1 0 90

1 1 900 1 1 Bypass HPF

表3. カットオフ周波数制御、RBIAS = 200k、fCLK = 24.705MHz

LPF1

LPF0

Lowpass BW (kHz)

HPF1

HPF0

Highpass BW (kHz)

0 0 41.175 0 0 4.1175

0 1 82.35 0 1 12.3525

1 0 247.05 1 0 24.705

1 1 247.05 1 1 Bypass HPF

以下のグラフは、ハイパス・フィルタとローパス・フィルタの可能な組み合わせのいくつかを示します。

FREQUENCY (Hz)

GAIN

(dB)

GROUP DELAY (µs)

6602 G28

40

10

20

30

0

–60

–50

–40

–30

–20

–10

20

14

16

18

12

0

2

4

6

8

10

1k 1M 10M100k10k

TA = 25°CVS = 3VEXTERNALCLOCKRBIAS = 54.9k

GAIN = 30dB

GROUPDELAY

GAIN = 24dB

GAIN = 0dB

GAIN = 12dB

FREQUENCY (Hz)

GAIN

(dB)

GROUP DELAY (µs)

6602 G29

40

10

20

30

0

–60

–50

–40

–30

–20

–10

60

42

48

54

36

0

6

12

18

24

30

1k 1M100k10k

TA = 25°CVS = 3VEXTERNALCLOCKRBIAS = 54.9k

GAIN = 30dB

GROUPDELAY

GAIN = 24dB

GAIN = 0dB

GAIN = 12dB

FREQUENCY (Hz)

GAIN

(dB)

GROUP DELAY (µs)

6602 G30

40

10

20

30

0

–60

–50

–40

–30

–20

–10

10

7

8

9

6

0

1

2

3

4

5

10k 10M1M100k

TA = 25°CVS = 3V

EXTERNALCLOCK

RBIAS = 54.9k

GAIN = 30dB

GAIN = 24dB

GAIN = 12dB

GAIN = 0dB

GROUPDELAY

FREQUENCY (Hz)

GAIN

(dB)

GROUP DELAY (µs)

6602 G28

40

10

20

30

0

–60

–50

–40

–30

–20

–10

1.0

0.7

0.8

0.9

0.6

0.0

0.1

0.2

0.3

0.4

0.5

1k 1M 10M100k10k

TA = 25°CVS = 3VEXTERNAL CLOCKRBIAS = 54.9k

GAIN = 30dB

GROUP DELAY

GAIN = 24dB

GAIN = 0dB

GAIN = 12dB


LTC6602

176602fc

図6. 電流制御のクロック周波数図7. 電圧制御のクロック周波数

RBIAS

6602 F06

ICONTROL

fCLK = 10k • (494.1MHz/1.17V) • ICONTROL(A)

RBIAS

6602 F07

VCONTROL

fCLK = 494.1MHz • (10k/RBIAS) • (1 – VCONTROL/1.17V)

RBIAS

+–

発振精度の維持発振器は正電源の過渡の影響を受けます。デバイスはPCボードに半田付けし、PCBレイアウトでは0.1μFセラミック･コンデンサをV＋A（ピン2）とグランドの間に、デバイスに近づけて設置してインダクタンスを最小限に抑える必要があります。PCBレイアウトでは、V＋D（ピン16）とグランドの間に0.1μFセラミック･コンデンサを追加する必要もあります。RBIAS（ピン4）に寄生容量が生じないようにし、ノイズの多い信号をRBIASの近くに配線しないようにします。ピン14と露出パッド（ピン25）に接続されたグランド・プレーンを使用してください。

LTC6602のクロック周波数を設定する別の方法電流をRBIASピンからシンクするいずれかの方法によって発振器を設定することができます。図6の回路では、設定可能な電流源を使用してクロック周波数を設定し、fCLKの式の抵抗RBIASは1.17V/ICONTROLの比に置き換えられています。RBIASピンの電圧は約1.17V ±5%なので、図6の回路は抵抗によるクロック周波数制御よりも精度が低下します。

VCOとして構成したLTC6602の発振器を図7に示します。電圧源がRBIAS抵抗と直列に接続されています。クロック周波数fCLKはVCONTROLに従って変化します。この回路でも、RBIASピンから流出する電流とRBIASピンの電圧の間には関係がなくなり、周波数精度が低下します。ただし、クロック周波数はVCONTROLが低下するに従って単調に上昇します。

外部クロックを使用する動作LTC6602は、CLKCNTL（ピン5）をグランドに引き下げ、CLKIO（ピン15）にクロックを入力することにより、外部発振器でクロック駆動してより厳密な帯域幅制御を行うことができます。外部クロックを使用する場合でもRBIAS抵抗は必要です。RBIASの値は、内部発振器を使用する場合に必要な値を上回ってはなりません。たとえば、100k抵抗で内部発振器が49.41MHzに設定されるので、49.41MHzの外部発振周波数の場合にはRBIAS抵抗は100kを上回らない値にする必要があります。RBIASの値があまりに大きいと、フィルタは十分な大きさのバイアス電流を受け入れず、不十分なセトリングによるエラーが生じる可能性があります。


LTC6602

186602fc

図8. 歪みと同相入力電圧（3V）図9. 歪みと同相入力電圧（5V）

入力同相および差動電圧範囲入力信号範囲はゼロからV＋IN電源電圧までです。この入力電源はV＋AおよびV＋Dに接続するか、または5.5Vまでドライブして入力同相電圧範囲を拡張することができます。図8と図9に、1.5VP-Pの差動入力信号での「フィルタの歪みと同相入力電圧」を示します。

最高の性能を得るためには、入力を差動でドライブする必要があります。シングルエンドの信号では、使用しない入力をVOCM（ピン3）または静かなDCリファレンス電圧に接続します。最高の歪み性能を得るためには、入力信号を使用しない入力のDC電圧の中点にする必要があります。

所定の入力レベルでの歪みを推定するには、「標準的性能特性」を参照してください。

ダイナミック入力インピーダンスLTC6602の独自の入力サンプリング構造には、その構成とクロック周波数に依存するダイナミック入力インピーダンスがあります。ダイナミック入力インピーダンスには、差動成分と同相成分のどちらもあります。同相入力インピーダンスは、クロック周波数および制御ビットLPF1と相関関係があります。差動入力インピーダンスは、クロック周波数および制御ビット（LPF1、GAIN1、GAIN0）と相関関係があります。クロック周波数が90MHzの場合の標準的な入力インピーダンスを表4に示します。これらの入力インピーダンスはすべて1/fCLKに比例するの

で、クロック周波数が半分だけ低下して45MHzになると、インピーダンスは2倍になります。所定のクロック周波数でのダイナミック入力インピーダンスのデバイス間の標準的な変動は–20%～＋35%です。

表4. 差動/同相入力インピーダンス、fCLK = 90MHz

GAIN1

GAIN0

LPF1

Differential Input Impedance (kΩ)

Common Mode Input Impedance (kΩ)

0 0 0 16 20

0 0 1 6 6.7

0 1 0 8 20

0 1 1 2.8 6.7

1 0 0 2.6 20

1 0 1 1.8 6.7

1 1 0 2.4 20

1 1 1 1.3 6.7

出力同相および差動電圧範囲出力電圧は、同相レベルがVOCMの電圧に等しい完全差動信号です。いずれのフィルタ出力もシングルエンド出力として使用できますが、これにより性能が低下します。出力電圧範囲は標準で0.5V～（V＋A-0.5V）（V＋A = 2.7V～3.6V）です。

同相出力電圧は、VOCMに出力される電圧をオーバードライブすることによって調整することができます。フィルタの歪みのないピーク-ピーク間信号の振幅を最大にするには、VOCMの

COMMON MODE INPUT VOLTAGE (V)

DIST

ORTI

ON (d

Bc)

6602 F08

–70

–75

–80

–85

–900 2.5 3.01.5 2.01.00.5

TA = 25°CfIN = 100kHzDIFFERENTIAL INPUT, VIN = 1.5VP-PRBIAS = 54.9k45kHz-300kHz BPFGAIN = 0dB

HD3

HD2

COMMON MODE INPUT VOLTAGE (V)

DIST

ORTI

ON (d

Bc)

6602 F09

–70

–75

–80

–85

–900 3 4 521

TA = 25°CfIN = 100kHzDIFFERENTIAL INPUT, VIN = 1.5VP-PRBIAS = 54.9k45kHz-300kHz BPFGAIN = 0dB

HD3

HD2


LTC6602

196602fc

図10. 歪みと同相出力電圧

電圧をV＋A/2に設定します。2つのチャネルの出力同相電圧は、どちらもVOCMピンによって設定されるので独立していません。図10に、1.5VP-Pの差動入力電圧、電源電圧の中点に等しい同相入力電圧での「歪みと出力同相電圧」を示します。

LTC6602へのインタフェースLTC6602の入力同相電圧と出力同相電圧は独立しています。図11に示すように、DC結合の場合、入力同相電圧は信号ソースによって設定されます。入力がAC結合の場合、入力同相電圧は表4に示すRCMの等価抵抗によってグランドに引き下げられます。入力振幅が0.5VP-Pより小さい限り、これがフィルタの性能に影響を与えることはありません。フィルタの利得を小さく設定したときは、入力電圧振幅を大きくする必要があるかもしれません。AC結合入力の2つの回路を図12に示します。固定ローパス・カットオフ周波数では、各入力とV＋INの間に抵

抗を接続することにより、入力同相電圧が引き上げられて入力信号の振幅が増加します（図12a）。入力同相電圧VICMを所期のレベルに設定するのに必要な抵抗RPULL-UPは次式によって算出されます。

RPULL−UP =RCMVSUPPLYVICM

−1⎛⎜⎝

⎞⎟⎠

ここで、

LPFI = 0の場合、RCM = 20k • 90MHz/fCLK

LPFI = 1の場合、RCM = 6.7k • 90MHz/fCLK

たとえば、ローパス・カットオフ周波数を300kHzに設定すると、各入力とV＋INの間に接続された20k抵抗によって入力同相電圧が電源電圧の中点に設定されます。

図11. DC結合入力

図12. AC結合入力

COMMON MODE OUTPUT VOLTAGE (V)

DIST

ORTI

ON (d

Bc)

6602 F10

–20

–60

–50

–40

–30

–70

–80

–900.5 2.51.5 2.01.0

TA = 25°CfIN = 100kHzVIN = 1.5VP-PRBIAS = 54.9k45kHz-300kHz BPFGAIN = 0dB

HD3

HD2

V+IN

V+A

V+D

+INA

–INA

VOCM

GND

LTC66020.1µF

DC COUPLED INPUTVIN (COMMON MODE) = (VIN+ + VIN–)/2 VOUT (COMMON MODE) = (VOUT+ + VOUT–)/2 = VSUPPLY/2

6602 F11

+OUTA

–OUTA

VSUPPLY

+– +– 1µF

VOUT+

VOUT–

VIN+ VIN–

AC COUPLED INPUTVIN (COMMON MODE) = VSUPPLY/2

6602 F12a

VSUPPLY

+– +– 0.1µF

0.1µF

RPULL-UP RPULL-UP

V+IN

V+A

V+D

+INA

–INA

VOCM

GND

LTC66020.1µF

–OUTA

–OUTB

VSUPPLY

1µFVIN+ VIN–

(a) 固定ローパス・カットオフ周波数

6602 F12b

AC COUPLED INPUT COMMON MODE AT +INA AND –INA

VSUPPLY

+– +– 0.1µF

0.1µF

1.87k 1.87k1.87k

1.87k

V+IN

V+A

V+D

+INA

–INA

VOCM

GND

LTC66020.1µF

–OUTA

–OUTB

VSUPPLY

1µFVIN+ VIN–

RCM • VSUPPLY2 • RCM + 1.87k

= =

1.87k

（b）可変ローパス・カットオフ周波数


LTC6602

206602fc

図13. マスタ/スレーブ構成の2個のフィルタ

ローパス・カットオフ周波数が変化する場合には、図12bの回路を使用する必要があります。

出力同相電圧はVOCMピンの電圧に等しくなります。VOCMピンは内部抵抗分割器によって電源電圧の2分の1にバイアスされています（「ブロック図」を参照）。出力同相電圧を変えるため、VOCMを外部電圧源または抵抗ネットワークでドライブすることができます。外付け抵抗を使用する場合には、内部の1.6k抵抗が±30%変化する可能性がある（比率の変化はわずか±1%）ことに注意することが重要です。フィルタ出力をAC結合させることも可能です。

CLKCNTL（ピン5）をV＋Dに引き上げることにより、LTC6602をA/Dコンバータとインタフェースさせることができます。これによってCLKIO（ピン15）がクロック出力に設定され、A/Dコンバータのクロック入力のドライブに使用することができます。これにより、A/Dコンバータをフィルタのサンプリング・クロックに同期させることができ、「ビート周波数」が生じなくなり、ボード･レイアウトが簡素化されます。リンギングを最小限に抑えるため、CLKIOピンに接続されるすべての配線はできるだけ短くする必要があります。

同様に、図13に示すように、2個のLTC6602をマスタ/スレーブ構成で接続することができます。この結果、すべて同じクロックに同期した4個の整合したフィルタ・チャネルが形成されます。マスタではCLKCNTLピンがV＋Dに引き上げられてCLKIOピンが出力に設定され、スレーブではCLKCNTLピンがグランドに引き下げられてCLKIOピンが入力に設定されます。

出力ドライブフィルタ出力は、ACグランドに接続された1kまたは50pFあるいは両方の負荷を0.5V～2.5Vの信号（4VP-Pの差動信号に相当）でドライブすることができます。差動負荷（＋OUTAと -OUTAの間、または＋OUTBと-OUTBの間に接続された負荷）の場合、出力は2kまたは25pFあるいは両方の両端に4VP-Pの信号を生成することができます。信号の振幅が小さいほど、それに応じて出力はより大きな負荷をドライブすることができます。容量性負荷が大きい場合、各出力に50Ωの直列抵抗を外付けすることを推奨します。

V+IN

V+A

V+D

+INA

–INA

CLKCNTL

CLKIO

GND

LTC6602MASTER

VOUT1VIN1

0.1µF

+

–

+

–

+

–

+

–

6602 F13

+OUTA

–OUTA

RBIAS

3.3V

LTC6602SLAVE

VOUT2VIN2

0.1µF

+OUTA

–OUTA

3.3V

V+IN

V+A

V+D

+INA

–INA

CLKCNTL

CLKIO

GND

RBIAS

RBIAS

RBIAS


LTC6602

216602fc

図14. ミュート機能の回復時間

ミュート機能LTC6602は、MUTE（ピン20）をグランドに引き下げることによってアサートされるミュート機能を備えています。これにより、入力ピンからフィルタ・ネットワークまで通じる信号経路が遮断され、入力信号を少なくとも20dB減衰させます。ミュート機能を使用して大きな過渡からフィルタ入力を保護することができます。フィルタがミュートされてもフィルタ・クロックが動作し続けるので、MUTEがディアサートされたときの回復時間が短くなります。通常、図14に示すように、回復時間は5μs以下です。ミュート機能がアサートされると、差動入力インピーダンスが非常に大きくなりますが、グランドに対する同相入力インピーダンスは変わりません。これにより、入力がAC結合されている場合でも、ミュート時に入力同相電圧が安定を保ちます。GAIN0（D0）をMUTEに接続することによって、ミュート機能のシリアル制御が可能になります。MUTEはV＋Dに内部でプルアップされています。

クロック周波数が24.705MHzから90MHzまで変化するときの出力DCオフセットの変化は通常、±2mV以下です。オフセットの測定は、入力をVOCMに接続し、フィルタの出力で差動電圧を測定することによって行われます。

エイリアシングエイリアシングはサンプリング・データ・フィルタに固有の現象です。大きなエイリアシングが生じるのは、入力信号の周波数がサンプリング周波数またはサンプリング周波数の倍数に近づくときだけです。LTC6602のクロック周波数fCLKに対する入力サンプリング周波数の比は、制御ビットLPF1の状態によって決まります。LPF1が“0”に設定されると、入力サンプリング周波数はfCLK/3に等しくなります。LPF1が“1”に設定されると、入力サンプリング周波数はfCLKに等しくなります。入力サンプリング周波数に近い周波数の入力信号では、フィルタの通過帯域にエイリアシングが生じ、出力が減衰されなくなります。

通過帯域にエイリアシングが生じる入力サンプリング周波数に近い周波数を減衰させるため、フィルタ入力にはシンプルなLCアンチエイリアシング・フィルタを推奨します。たとえば、クロック周波数が90MHzに設定され、フィルタのローパス・カットオフ周波数が最大値（LPF1 = “1”）に設定されると、通過帯域にエイリアシングが生じる最小周波数はfCLK-fCUTOFF、つまり90MHz-900kHz = 89.1MHzになります。この周波数を40dBだけ減衰させるには、フィルタ入力にカットオフ周波数が8.91MHz以下のLCフィルタが必要になります。LTC6602のフィルタ入力間に接続されたコンデンサは少なくとも150pFにして、入力サンプラに十分な電荷を供給します。アンチエイリアシング・フィルタがない場合、LTC6602のフィルタ入力は低インピーダンス・ソース（< 100Ω）でドライブします。

広帯域ノイズフィルタの広帯域ノイズは、デバイスの出力ノイズ・スペクトル密度のRMS値になります。広帯域ノイズ電圧を使用して、所定の歪みレベルでの動作SN比を決定します。広帯域ノイズはクロック周波数の値とはほぼ無関係で、クロック・フィードスルーを含みません。広帯域ノイズのほとんどはフィルタの通過帯域に集中しているので、ポスト・フィルタでは取り除くことができません。

6602 F14

MUTE (2V/DIV)

VOUT (1V/DIV)

4µs/DIV

クロック・フィードスルークロック・フィードスルーは、フィルタの出力に現れるクロック周波数とその高調波のRMS値として定義されています。クロック・フィードスルーは、＋INAと-INA（または＋INBと-INB）をVOCMに接続して測定するもので、PCボード･レイアウトと電源のデカップリングに依存します。クロック・フィードスルーは、シンプルなRCポスト・フィルタを使用して低減することができます。

DCオフセットLTC6602の出力DCオフセットは±15mV以下です。最適なDCオフセット性能を得るためには、適切なPCボード･レイアウト手法を使用する必要があります。このフィルタ・デバイスはPCボードに半田付けします。電源は、V＋D（ピン16）およびV＋A（ピン2）からグランドに0.1μFのセラミック･コンデンサを接続するなど、十分にデカップリングします。グランド・プレーンを使用します。ノイズの多い信号はフィルタ入力ピンから絶縁します。


LTC6602

226602fc

図15. fCLKとフィルタのカットオフ周波数図16. 電源電流とローパス・カットオフ周波数

表5. 入力換算の全積分ノイズ電圧（パスバンド利得 = 30dB）LPF1 LPF0 HPF1 HPF0 Noise Voltage

0 0 0 0 –90dBm

0 1 0 1 –89dBm

1 X 1 0 –82dBm

電源電流電源電流は、ローパス・カットオフ周波数制御（LPF1、LPF0）の状態とRBIASの値に応じて変動します。LTC6602が最小のローパス・カットオフ周波数（LPF1 = LPF0 = “0”）に設定されると、電源電流は広帯域幅に設定したときの電源電流に比べて約35%減少します。帯域幅のいくつかの設定値に対する電源電流とカットオフ周波数を「標準的性能特性」に示します。「シリアル・インタフェース」で述べたように、LTC6602はシリアル・インタフェースを介して低消費電力のシャットダウン・モードに設定することができます。シャットダウン時の電源電流は235μA以下です。

消費電流とノイズのトレードオフLTC6602の通過帯域は、（内部発振器が使用される場合にはRBIASによって設定される）マスタ・クロック周波数、HPF1、HPF0、LPF1およびLPF0によって決まります。LTC6602は、200k～54.9kの値のRBIASを使用して24.705MHz～90MHzの内部発振周波数に設定するように最適化されています。ロー

パスとハイパスのどちらのコーナー周波数も（内部または外部の）クロック周波数に比例します。フィルタの動作周波数範囲を拡張するため、マスタ・クロックをフィルタの前で分周します。LPF1およびLPF0によってローパス・クロックの分周比が設定され、HPF1およびHPF0によってハイパス・クロックの分周比が設定されます。可能なカットオフ周波数とfCLK、HPF1、HPF0、LPF1およびLPF0の関係を図15に示します。周波数範囲が重複するので、カットオフ周波数によっては帯域幅の設定値を複数選択することができます。図16に、消費電流とローパス・カットオフ周波数、LPF1およびLPF0の関係を示します。所定のカットオフ周波数では、帯域幅を広く設定する方が常に最小の消費電流が得られます。パスバンド利得が30dBでの全積分ノイズ電圧を表5に示します。帯域幅を広く設定するほどノイズが大きくなります。これにより、消費電流とノイズのトレードオフが行われます。所定のカットオフ周波数では、できるだけ広く設定した帯域幅を使用すると、ノイズが大きくなりますが、消費電流を最小限に抑えることができます。

FILTER CUTOFF FREQUENCY (Hz)

f CLK

(MHz

)

6602 F15

100

101k 100k 1M10k

HPF1 = 0HPF0 = 0

HPF1 = 0HPF0 = 1

HPF1 = 1HPF0 = 0

LPF1 = 0LPF0 = 0

LPF1 = 0LPF0 = 1

LPF1 = 1

LOWPASS CUTOFF FREQUENCY (Hz)

SUPP

LY C

URRE

NT (m

A)

6602 F16

120

60

80

100

40

20

010k 100k 1M

TA = 25°CVS = 3VCLKCNTL PIN FLOATINGHPF1 = 0HPF0 = 1GAIN = 0dB

LPF1 = 0LPF0 = 1

LPF1 = 0LPF0 = 0

LPF1 = 1


LTC6602

236602fc

LTC6602を使用したRFIDリーダー向け適応ベースバンド・フィルタ無線周波数認証（RFID）システムは、コード化されたタグの付いたすべての対象物を識別する自動ID技術です。RFIDシステムは、リーダー（つまり、質問機）とタグから構成されます。最大動作距離で複数のタグを識別可能なRFIDシステムは、UHFの周波数範囲で動作します。UHFのリーダーは、860MHz～960MHzの周波数範囲のRF信号を変調することによってタグに情報を送信します。一般に、タグは受動部品です。つまり、連続波（CW）のRF信号を送ってタグに電力を供給するリーダーから動作エネルギーのすべてを受け取ります。タグは、アンテナの反射率を変調することによって応答するので、情報信号をリーダーに向けて後方散乱します。タグ信号を確実に検出するには、リーダーとタグの間の物理的および動作的なやりとりを規定した通信プロトコルが必要です。最新のUHF RFIDプロトコル、Electronic Product Code™（EPC）のグローバル規格Class-1 Generation 2（C1G2）は、ワールドワイドに受け入れられており、ISO 18000-6Cとも呼ばれています。C1G2規格では、リーダーからタグおよびタグからリーダーへの通信が、信号の変調、データの符号化、データ・レート、およびコマンド手順の柔軟な組み合わせを使用して規定されています。C1G2では、パルス幅符号化を使用してリーダーおよびタグのデータ符号を規定しています。タグの信号検出では、信号の遷移と遷移の間の幅（データ“1”の符号の幅の方がデータ“0”の符号よりも長い）を測定する必要があります。リーダーは、タグに後方散乱データ・レートと符号化の設定を指示する信号を送ることによってタグのインベントリーを開始します。C1G2規格のRFIDリーダーは、多数のリーダーが近接しているRF環境で動作することができます。C1G2の3つの動作モード（単一の質問機、複数の質問機、密集した質問機）では、複数タグ検出の信頼性と高データ・スループットの最適なバランスを得るために、リーダーおよびタグの信号のスペクトル制限が規定されています（C1G2に関する詳細については、デザインノート432の最後のリファレンスをご覧ください）。C1G2の複雑なプロトコルの利点は、受信機が高直線性の直接変換I/Q復調器、低ノイズ・アンプ、利得と帯域幅が可変のデュアル・ベースバンド・フィルタ、およびデュアルADコンバータ（ADC）を備えたリーダーを使用することによって実現することができます。

C1G2規定のUHF RFIDリーダーは、非常に多様な動作条件に適応することができます。柔軟な動作を行わせるためには、リーダーのベースバンド回路に適応帯域幅フィルタを備えている必要があります。図17に、SPI制御を使用して、C1G2のデータ・レート、符号化、変調の複雑な組み合わせに対してフィルタの帯域幅を変化させる、LTC6602ベースのフィルタ回路を示します。フィルタのクロック周波数は、8ビットのLTC2630 DAC（DAコンバータ）のSPI制御によって設定されます。抵抗分割器を介したDAC電圧によってLTC6602のRBIASピンに流れる電流が設定されます。抵抗分割器により、DAC電圧範囲が0V～3Vになるようにクロック周波数範囲が設定されます。図17の抵抗値（191kと61.9k）の場合、クロック周波数範囲は40MHz～100MHz（1ビットあたり234.4kHz）になります。ローパスおよびハイパスの分周比はLTC6602のSPI制御によって設定されます。カットオフ範囲は、ハイパス・フィルタでは6.7kHz～100kHz、ローパス・フィルタでは66.7kHz～1MHzです。フィルタの最適な帯域幅の設定はソフトウェア・アルゴリズムによって調整可能で、リーダーのデータ・クロック、データ・レート、符号化および変調と相関関係があります。フィルタの帯域幅は、ADC入力のダイナミックレンジが最大になるように十分に狭く、かつ信号遷移とパルス幅を維持するように十分に広くなければなりません。フィルタの設定が最適化されると、DSPのアルゴリズムによってタグ・データを確実に検出することができます。図18aに、標準的なタグ符号のシーケンス（「短い」パルス幅に「長い」パルス幅が続く）に対するフィルタの時間応答を示します。ローパス・カットオフ周波数は最小幅の逆数に等しい値（fCUTOFF = 1/10μs = 100kHz）に設定されます。ローパス・カットオフ周波数が低いと、どのようなタグ信号検出アルゴリズムによっても認識できないほど信号の遷移と時間幅に歪みが生じます。ハイパス・カットオフ周波数の設定は特異的というよりも定性的です。ハイパス・カットオフ周波数は、最大幅の逆数よりも低くし（図18の例では、ハイパスfCUTOFF < 1/20μs < 50kHz）、かつできるだけ高くして受信機の低周波数ノイズ（ベースバンド・アンプと降圧変換された位相と振幅のノイズ）を低減する必要があります。図18bと図18cに、フィルタの全応答（ローパス・フィルタにハイパス・フィルタを追加）を示します。フィルタの出力は、ハイパス・カットオフ周波数をそれぞれ30kHzと10kHzに設定したものです。ハイパス


LTC6602

246602fc


図18. タグ符号のシーケンスに対するフィルタの過渡応答

の設定が10kHzと30kHzのフィルタ出力を比較すると、10kHzの出力の信号遷移と時間幅は符号シーケンスの検出に十分です（RFID環境では、出力信号にノイズが重畳されます）。一

図17. SPI制御付き適応RFIDベースバンド・フィルタ

6602 F17

LTC6602

V+IN

+INA

–INA

+INB

–INB

RBIAS

VOCM

MUTE

GAIN0(D0)

GAIN1

GND

GND

–OUTA

+OUTA

–OUTB

+OUTB

CLKIO

SER

CLKCNTL

HPFO(SDO)

HPFI(SDI)

LPFO(SCLK)

LPF1(CS)

V+A V+D

68.1k

0.1µF 0.1µF

5V 3V

1 2 16

24 18

19

12

13

15

17

5

9

6

11

10

23

7

8

4

3

20

21

22

14

25

CS1 CS2SCK SDI

SPI CONTROL OF LTC6602SETS THE FILTER GAIN AND THELOWPASS AND HIGHPASSDIVISION RATIO

0.1µF

174k

3V

CS

SCLK

SDI

VOUT

GND

V+

I CHANNEL INPUT

Q CHANNEL INPUTI CHANNEL OUTPUT

Q CHANNEL OUTPUT

SPI CONTROL OF DACSETS THE LTC6602CLOCK FREQUENCY40MHz TO 100MHz

6

5

4

1

2

3

TRANSMITTER MUTE INPUT

ADC VCOM INPUT

LTC26308-BIT DACDAC VOUT

RANGE 0V TO 2.5V(USING THE LTC2630

INTERNAL REFERENCE)

3V

0.1µF

般に、ローパスfCUTOFFを高くするかハイパスfCUTOFFを低くする、あるいはその両方を行うと、信号遷移と信号幅が「改善」され、フィルタの出力ノイズが増加します。

(µs)

(a)6602 F19a

0 10 20 30 40 50 60 70 80 90 100110120

TYPICAL TAG SYMBOL

SEQUENCE

100kHZLOWPASS

LOWPASS ONLY FILTER

6602 F19b(µs)

(b)

0 10 20 30 40 50 60 70 80 90 100110120

100kHz LOWPASS + 30kHz HIGHPASS FILTER

6602 F19c(µs)

(c)

0 10 20 30 40 50 60 70 80 90 100110120

100kHz LOWPASS + 10kHz HIGHPASS FILTER

LTC6602

256602fc

標準的応用例RBIAS抵抗のスイッチング

6602 TA02

LTC6602

V+IN

+INA

–INA

+INB

–INB

RBIAS

VOCM

MUTE

GAIN0(D0)

GAIN1

GND

GND

–OUTA

+OUTA

–OUTB

+OUTB

CLKIO

SER

CLKCNTL

HPF0(SDO)

HPF1(SDI)

LPF0(SCLK)

LPF1(CS)

V+A V+D

0.1µF

3V

1 2 16

24 18

19

12

13

15

17

5

9

6

11

10

23

7

8

4

3

20

21

22

14

25

VOCMMUTE

HPF0HPF1LPF0LPF1

DIODES INCDMN2004DMK

0.1µFR2 R1R3

3VSOT-363

GAIN0GAIN1CLK0CLK1

CLK1 CLK00 0 RBIAS1 fCLK10 1 RBIAS2 fCLK21 0 RBIAS3 fCLK31 1 RBIAS4 fCLK4RBIAS1 > RBIAS2 OR RBIAS3

DESIGN PROCEDURE1. CHOOSE fCLK1, fCLK2 AND fCLK32. CALCULALTE RBIAS1, RBIAS2 AND RBIAS33. CALCULATE R2, R3 AND RBIAS4

RBIAS1 IN kfCLK IN MHz

RBIAS = 4941 fCLK

R1 = RBIAS1 R2 = RBIAS1 • RBIAS2 RBIAS1 – RBIAS2

R3 = RBIAS1 • RBIAS3 RBIAS1 – RBIAS3

RBIAS4 = R1 • R2 • R3 R1 • (R2 + R3) + R2 • R3

LTC6602

V+IN

+INA

–INA

+INB

–INB

RBIAS

VOCM

MUTE

GAIN0(D0)

GAIN1

GND

GND

–OUTA

+OUTA

–OUTB

+OUTB

CLKIO

SER

CLKCNTL

HPF0(SDO)

HPF1(SDI)

LPF0(SCLK)

LPF1(CS)

V+A V+D

0.1µF

3V

1 2 16

24 18

19

12

13

15

17

5

9

6

11

10

23

7

8

4

3

20

21

22

14

25

VOCMMUTE

SDOSCLK SDI CS2CS1

LTC26308-BIT DAC

0.1µFR1

3V

R2 = 1.056 • 1013

fCLKHI – fCLKLO

R1 = 1.056 • 1013

1.137 • fCLKHI + fCLKLO

VOUT

GND

V+

CS

SCLK

SDI

R2

0.1µF

6

5

4

1

2

3

3V

DAC VOUT LTC6602 fCLK0V fCLKHI2.5V fCLKLO

DAC VOUT RANGE, 0V TO 2.5V(USING LTC2630 INTERNAL REFERENCE)

PARALLEL CONTROL

SERIAL CONTROL

LTC6602

266602fc

パッケージUFパッケージ

24ピン・プラスチックQFN（4mm×4mm）（Reference LTC DWG # 05-08-1697）

4.00 ± 0.10(4 SIDES)

0.40 ± 0.10

2423

1

2

2.45 ± 0.10(4-SIDES)

0.75 ± 0.05 R = 0.115TYP

0.25 ± 0.05

0.50 BSC

0.200 REF

0.00 – 0.05

(UF24) QFN 0105

0.70 ±0.05

0.25 ±0.050.50 BSC

2.45 ± 0.05(4 SIDES)3.10 ± 0.05

4.50 ± 0.05

MOTE：1. 図はJEDECパッケージ外形MO-220のバリエーション(WGGD-X)にするよう提案されている（承認待ち）2. 図は実寸とは異なる3. すべての寸法はミリメートル4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まないモールドのバリは（もしあれば）各サイドで0.15mmを超えないこと5. 露出パッドは半田メッキとする6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

ピン1トップマーク（NOTE 6）

底面図露出パッド推奨する半田パッドのピッチと寸法

パッケージの外形

ピン1のノッチR = 0.20（標準）または0.35 × 45°の面取り

LTC6602

276602fc

リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

改訂履歴　（改訂履歴はRev Cから開始）

REV 日付概要ページ番号C 10/10 「電気的特性」セクションのFilter Phase Either Channel（fIN = 125kHz）のMin値を−143に改訂

「電気的特性」セクションのSupply CurrentのMax値を改訂34

LTC6602

286602fc

LINEAR TECHNOLOGY CORPORATION 2008

LT 1010 REV C • PRINTED IN JAPANリニアテクノロジー株式会社102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8FTEL 03-5226-7291l FAX 03-5226-0268 l www.linear-tech.co.jp

標準的応用例直接変換復調器とプログラマブル･ベースバンド・フィルタ

6602 TA03

LTC6602

V+IN

+INA

–INA

+INB

–INB

RBIAS

VOCM

MUTE

GAIN0(D0)

GAIN1

GND

GND

–OUTA

+OUTA

–OUTB

+OUTB

CLKIO

SER

CLKCNTL

HPF0(SDO)

HPF1(SDI)

LPF0(SCLK)

LPF1(CS)

V+A V+D

38.3k

0.1µF 0.1µF

5V 3V

1 2 16

24 18

19

12

13

15

17

5

9

6

11

10

23

7

8

4

3

20

21

22

14

25

CS SCLK SDISPI CONTROL INPUT

0.1µF

CLOCKINPUT

EN

VCC

VCC

VCC

GND

GND GNDLO VCC

GND GNDRF

LT5575

270pF

270pF

10pF

10pF

10pF

10pF

270nH*

270nH*

270nH*

270nH*

10pF

10pF

10pF

10pF

16

15

14

13

121110917

8

7

6

5

4 3 2 1

4.7pFRF IN

4.7pFLO IN

5V

1µF 0.1µF 1000pF

1000pF

*COILCRAFT 0603HP-R27X

MUTE INPUT FROM TRANSMITTER

VOCM INPUT FROM ADC

I OUTPUT

Q OUTPUT

I INPUT

Q INPUT

関連製品製品番号説明注釈LTC1563 4次フィルタ･ビルディング･ブロックローパスまたはバンドパス･フィルタ、256Hz～256kHz

LTC1565-31 7次、完全差動650kHzローパス・フィルタ外付け部品なし、低オフセット、SO8パッケージLTC1566-1 7次、完全差動2.3MHzローパス・フィルタ外付け部品なし、低ノイズ、SO8パッケージLT®1567 最大5MHzの低ノイズ、フィルタ・ビルディング・ブロック差動レール･トゥ･レール出力、MSOPパッケージLT1568 整合した2つのローパス、バンドバスまたは4ポール･

ローパス・フィルタとして構成可能な4次フィルタ･ビルディング・ブロック

200kHz ≤ fC ≤ 5MHz、低ノイズ、レール･トゥ･レール入出力、プログラム可能な利得、シャットダウン･モード

LTC2291 デュアル12ビット、25Msps A/Dコンバータ低消費電力（150mW）、単一3V電源、SNR：71.4dB、 SFDR：90dB

LTC2296 デュアル14ビット、25Msps A/Dコンバータ低消費電力（150mW）、単一3V電源、SNR：74.5dB、 SFDR：90dB

LT5516 800MHz～1.5GHz直接変換I/Q復調器 IIP3：21.5dBm、NF：12.8dB

LT5575 800MHz～2.7GHz直接変換I/Q復調器 IIP3（900MHz時）：28dBm、P1dB：13.2dBm、 RF入力平衡トランスを内蔵

LT6600-2.5/5/10/15/20

完全差動アンプおよびローパス・フィルタカットオフ周波数：2.5MHz/5MHz/10MHz/20MHz

利得をプログラム可能、出力CM電圧を調整可能、3V、5V、 ±5Vで規定

整合した、高周波数 デュアル・バンドパス ローパ …...ltc6602 4 6602fc...

Documents

整合した、高周波数デュアル・バンドパスローパ …...ltc6602 4 6602fc...