![Page 1: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/1.jpg)
VERILOG
![Page 2: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/2.jpg)
Verilog – Um Exemplo
•Vamos ver um exemplo completo que envolve:•Mais de um módulo•Módulo chamado “top”•Arquivo de configuração de “pinos”
![Page 3: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/3.jpg)
Verilog – Um Exemplo
•A ideia é usar os switches de entrada de um FPGA para mostrar valores em um display (7 segmentos)
![Page 4: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/4.jpg)
Verilog – Um Exemplo
•Consiste de 8 entradas
•Quando uma entrada estiver ativa (somente uma por vez), o numero da entrada + 2 deve ser mostrado no display de 7 segmentos
![Page 5: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/5.jpg)
Verilog – Um Exemplo
•Logo,•Entrada 0 Ativa Mostra 2•Entrada 1 Ativa Mostra 3•Entrada 2 Ativa Mostra 4• .....•Entrada 7 Ativa Mostra 9•Nenhuma entrada ativa 0
![Page 6: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/6.jpg)
Verilog – Um Exemplo
•O que vamos precisar?1. Obter a entrada (8 bits)2. Somar 2 ao índice da entrada3. Converter o resultado da soma
para o formato do display4. Dar a saída à partir da conversão
![Page 7: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/7.jpg)
Verilog – Um Exemplo
![Page 8: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/8.jpg)
Módulo input_detect
•Deve ser capaz de converter a entrada (bit correspondente ao switch acionado) e converter em um valor binário (4 bits)
![Page 9: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/9.jpg)
![Page 10: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/10.jpg)
Módulo adder
•Receberá os 4 bits da saída do detector, somará 2 e devolverá os 4 bits resultantes
![Page 11: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/11.jpg)
![Page 12: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/12.jpg)
Módulo seven_segments
•Receberá os 4 bits da saída do somador e devolverá 7 bits convertidos para o formato do display de sete segmentos
![Page 13: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/13.jpg)
Display de 7 segmentos
•Formação dos números..
![Page 14: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/14.jpg)
![Page 15: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/15.jpg)
E agora?
•Terminamos ?
•Não! Como iremos interligar os módulos e ativá-los??
•Através de um módulo adicional, que é o módulo top.
![Page 16: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/16.jpg)
Módulo top
•Irá instanciar e cuidar da interligação de todos os módulos do nosso projeto
![Page 17: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/17.jpg)
![Page 18: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/18.jpg)
E agora?
•Terminamos ?
•Não! Temos agora que configurar o dispositivo
•Temos que informar os “pinos” de ligação
![Page 19: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/19.jpg)
![Page 20: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/20.jpg)
Configuração
•O resultado da configuração é um arquivo de extensão ucf (user constraint file)
•O arquivo será usado para se atribuir os pinos ao projeto
![Page 21: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/21.jpg)
![Page 22: VERILOG. Verilog – Um Exemplo Vamos ver um exemplo completo que envolve: Mais de um módulo Módulo chamado “top” Arquivo de configuração de “pinos”](https://reader035.vdocuments.mx/reader035/viewer/2022070507/5706384c1a28abb8238f6713/html5/thumbnails/22.jpg)
E agora?
•Terminamos ?
•Quase! A ultima etapa é a sintetização e transferência para o FPGA