単一磁束量子を用いた
超高速低電力集積回路
横浜国立大学大学院工学研究院
教授 吉川信行
1
研究の背景
情報機器の消費電量の爆発的な増大
Facebook Data Center,
Lulea, Sweden
Performance: 27-51 PFLOP/s
Power 84 MW avg* (120 MW max)
高速集積回路の極限的低消費電力技術の創出が急務
日本の情報機器の消費電力 (経済産業省グリーン会議資料より引用)
現在の日本の総電力の53%
ITメルトダウン
2
我々のアプローチ 単一磁束量子回路を用いた超高速超低消費電力化
6桁の低電力化
演算回路のビットエネルギー
1桁の高速化
2~3桁の低電力化
RSFQ
3
単一磁束量子を用いた論理回路
Josephson
接合
F0 = h/2e
= 2.07 mV. ps
1~2 ps
SFQパルス
~1 mV
超伝導リング中の 単一磁束量子(SFQ)
dt
dV
F
高速
低消費電力
超低消費電力
RSFQ (rapid single flux quantum) 回路
AQFP (adiabatic quantum flux
parametron) 回路
5~7桁の低電力化
1桁の高速化
2~3桁の低電力化
4
RSFQ回路
特徴
単一磁束量子(SFQ)を情報担体とする。
超高速 クロック周波数~ 100 GHz
低消費電力 半導体の100~1000分の1以下
2~3 ps
SFQパルス ~1 mV
バイアス電流
SFQ伝送線路
SFQパルスの電圧波形
横国大が大規模回路設計技術開発(特許申請)
5
AQFP回路
断熱型量子磁束パラメトロン(AQFP)回路の動作原理
横国大が提案
低消費電力性実証
Iout
E
Iout
E
励起電流あり 励起電流なし
断熱的遷移
抵抗不要
特徴
単一磁束量子(SFQ)を情報担体とする。
高速 クロック周波数~ 10 GHz
超低消費電力 半導体の106分の1以下
6
超伝導集積回路プロセス AIST Nb 8層1μmプロセス(ADP2.2)
300 nm
400 nm
300 nm
300 nm
150 nm150 nm
BC
GCRC RC
AlOx
C6C6
BCSiO2
GC
JJ
M1からM7まで各層で平坦化。M8とM9は平坦化なし。M6形成後に完全平坦化。
レチクル数:28
M7 (GP)
C6
M3 (PTL1)
M5 (PTL2)C5
M6 (GND3)C5 C5C5 C5
400 nm
400 nm
GC
M8 (BAS)
RES1
JC
C2C2C2 C2
C3
C4
C3
C4 C4
C3
M1 (DCP)
M2 (GND1)
M4 (GND2)C4
C3 C3
C4 150 nm150 nm
150 nm150 nm
150 nm150 nm
150 nm
150 nm
150 nm
150 nm
200 nm
200 nm
M9 (COU)
GC
C6
M2 (GND1)
M8 (BAS)
C1C1 200 nm
Si Substrate
M9 (COU)
Nb layer thickness SiO2 layer thickness
Complemented planarization layer
SiO2
SiO2
SiO2
ゲート回路
(接合を含むアクティブ層)
主グランド面と完全平坦化層
第1のPTL層
DC電源層
第2のPTL 層
Jc = 10 kA/cm2
Nb 8層
7
RSFQ, AQFP回路の研究開発の状況
T フリップフロップ (770 GHz): SUNY, Stony Brook, 1993
シフトレジスタ (1024-bit @20 GHz): HYPRES, 1993
デマルチプレクサ (18 GHz): UC Berkeley & 横国大, 1998
8-bit マイクロプロセッサ(15.2 GHz): 名大 & 横国大, 2004
4 x 4 スイッチ (40 GHz): SRL/ISTEC, 2004
シフトレジスタ (4-bit @120 GHz): 名大, 2006
ディジタルRF レシーバ (34 GHz): HYPRES, 2007
2 x 3 RDPシステム (23 GHz): 名大, 2009
浮動小数点加算器、乗算器 (25 GHz): 横浜国大, 2009
2 x 2 RDPシステム (45 GHz): 名大, 2012
AQFP 超低エネルギー動作実証 (10 zJ/b): 横国大, 2013
浮動小数点加算器、乗算器 (50 GHz): 横国大, 2013
AQFP 8-bit 桁上げ先見加算器: 横国大, 2014
8
これまでの我々の研究経緯
NEDO 低消費電力型ネットワークデバイス技術開発事業、H14~H18
科研費 特定領域研究「局在電磁波集積回路」(領域代表)、H18~H21
JST CREST 「単一磁束量子による再構成可能な低電力高性能プロセッサ」、H18~H24
科研費 基盤研究(S)「断熱モード単一磁束量子回路の導入によるサブμWマイクロプロセッサの研究」(代表)、H22~H26
JST ALCA 「低エネルギー情報ネットワーク用光・磁気・超伝導融合システム」、H23~H28
科研費 基盤研究(S)「熱力学的極限に挑む断熱モード磁束量子プロセッサの研究」(代表)、H26~H30
9
これまでの研究成果の紹介
RSFQ回路を用いたコンピューティング
RSFQマイクロプロセッサの高速動作実証
RSFQ浮動小数点演算器の高速動作実証
RSFQ FFTプロセッサの高速動作実証
AQFP回路を用いたコンピューティング
AQFP回路の動作原理の提案と高速動作実証、エネルギー評価
8bit桁上げ先見加算器の動作実証
単一磁束量子回路の計測応用
飛行時間型質量分析装置の開発
10
RSFQ単精度浮動小数点演算器(FPA)
プロセス AIST Advanced 2.2
Nb 9-layer
回路寸法 4.66 × 5.88 mm2
接合数 16830
クロック周波数 50 GHz
処理能力 2 GFLOPS
消費電力 4.92 mW
11
AQFP回路
AQFP 論理ゲートの1GHz動作 8-bit AQFP桁上げ先見加算器の
動作実証
接合数: 1272 JJ
回路寸法: 1.06 mm x 1.57 mm
1演算あたりの消費エネルギー@5GHz: ~10 aJ
ASC2014 2EOr2C-05, 4EOr3A-05 12
超伝導飛行時間型質量分析(TOF-MS)システム(1)
超伝導検出器(SSID) の高性能性
巨大高分子に対する感度大
高い時間分解能 ~100 ps
同一なm/Zの分子の識別可能
RSFQ 回路の高速性、高機能性
高い時間分解能 ~ps
信号処理による出力バンド幅低減
検出器のアレイ化が可能
K. Suzuki et al., Appl. Phys. Exp.,1, 031702, 2008.
高分子に対するSSIDの応答
RSFQ回路によるピコ秒時間計測
AISTと共同研究を実施
13
超伝導TOF-MSシステム(2)
超伝導検出器 (SSID)
SFQ コンバータ
RSFQ 時間計測器 (TDC)
MALDI TOF mass spectroscope with
pulse tube cryocooler at AIST
検出信号 SFQ パルス デジタルデータ
14
超伝導TOF-MSシステム外観
SFQ module
冷凍機に実装しSFQ TDCを測定 15
RSFQ 時間測定回路
Size 2.40 x 1.12 mm2
junction 2684
Supply current 303 mA
(1) (0000 0001 1000 0110 1011 0010)2 = (100018)10 → 10.0018 ms
(2) (0000 0111 1010 0001 0011 0010)2 = (500018)10 → 50.0018 ms
(3) (0000 1111 0100 0010 0100 1011)2 = (1000018)10 →100.0018 ms
16
17
遅延時間測定結果
t = 10 ms t = 50 ms t = 100 ms
Input time intervals
1000回測定
ヒストグラムを作成
急峻なピークを確認
高分子のマススペクトル測定結果
2,000回測定
測定試料:リゾチーム
(分子量:14.388 kDa) 飛行時間:約150 ms
18
新技術の特徴
高速性
RSFQ回路 クロック周波数~100 GHz
AQFP回路 クロック周波数~10 GHz
低消費電力性
RSFQ回路 半導体の100~1000分の1
AQFP回路 半導体の105~107分の1
高感度性
~1 mV, ~10 mAの高感度
19
想定される用途
信号の高感度、高時間分解能計測
時間計測回路
ADコンバータ
イメージング
高速信号処理
FFT
オートコリレータ
画像再構成処理
コンピューティング
スパコン
データセンター用サーバ
20
実用化に向けた課題
大規模集積化
現在は数万接合規模の回路が実現可能
これを1桁~2桁向上したい
バイアス電流の増加が課題
新しいバイアス電流供給法(特許申請)により解決可能
冷凍機実装
現在は6.5kWの冷凍機を使用
熱流入、雑音対策を配慮した実装方法が課題
入出力インターフェイス
電気配線では10Gbps/channel程度
光入出力が課題
21
企業に期待すること
RSFQ回路、AQFP回路を用いた応用分野の共同開拓
50GHz, 1万トランジスタ規模
信号処理回路、計測回路の応用分野開拓と実用化
冷凍機内へのRSFQ回路やAQFP回路の実装技術の共同開発
冷凍機のコンパクト化、低消費電力化
22
関連する知的財産・学術論文
学術文献 1. N. Takeuchi, D. Ozawa, Y. Yamanashi and N. Yoshikawa, “An Adiabatic quantum flux parametron as an ultra-low-power logic device,” Supercond. Sci. Tech., vol.
26, 2013, 035010.
2. N. Takeuchi, Y. Yamanashi and N. Yoshikawa, “Measurement of 10 zJ energy dissipation of adiabatic quantum-flux-parametron logic using a superconducting
resonator,” Appl. Phys. Lett., 102, 052602 (2013).
3. N. Takeuchi, Y. Yamanashi and N. Yoshikawa, “Simulation of sub-kBT bit-energy operation of adiabatic quantum-flux parametron logic with low bit-error-rate,” Appl.
Phys. Lett., 103, 062602 (2013).
4. N. Takeuchi, K. Ehara, K. Inoue, Y. Yamanashi and N. Yoshikawa, “Margin and Energy Dissipation of Adiabatic Quantum-Flux-Parametron Logic at Finite
Temperature,” IEEE Trans. Appl. Supercond., vol. 23, 2013, 1700304.
5. K. Inoue, N. Takeuchi, K. Ehara, Y. Yamanashi, and N. Yoshikawa, “Simulation and Experimental Demonstration of Logic Circuits Using an Ultra-low-power
Adiabatic Quantum-flux-parametron,” IEEE Trans. Appl. Supercond., vol. 23, 2013, 1301105.
6. K. Ehara, A. Takahashi, Y. Yamanashi, N. Yoshikawa, “Development of pulse transfer circuits for serially biased SFQ circuits using the Nb 9-layer 1-μm process,”
IEEE Trans. Appl. Supercond., vol. 23, 2013, 1300504.
7. K. Sano, Y. Yamanashi, N. Yoshikawa, “Design and Demonstration of a Single-Flux-Quantum Multi-Stop Time-to-Digital Converter for Time-of-Flight Mass
Spectrometry,” IEICE Trans. Electron., vol. E97-C, 2014, pp. 182-187.
8. X. Peng, Y. Yamanashi, N. Yoshikawa, A. Fujimaki, N. Takagi, K. Takagi, M. Hidaka, “Design and High-Speed Demonstration of Single-Flux-Quantum Bit-Serial
Floating-Point Multipliers Using a 10kA/cm2 Nb Process,” IEICE Trans. Electron., vol. E97-C, 2014, pp. 188-193.
9. K. Sano, Y. Muramatsu, Y. Yamanashi, N. Yoshikawa, N. Zen, M. Ohkubo, “Reduction of the Jitter of Single-Flux-Quantum Time-to-Digital Converters for Time-of-
Flight Mass Spectrometry,” to be published in Physica C, vol. 504, 2014, pp. 97-101.
10. N. Takeuchi, T. Ortlepp, Y. Yamanashi, N. Yoshikawa, “Novel latch for adiabatic quantum-flux-parametron logic,” Journal of Appl. Physics, vol. 115, 2014, 103910.
11. N. Takeuchi, T. Ortlepp, Y. Yamanashi, N. Yoshikawa, “(Invited)High-speed Experimental Demonstration of Adiabatic Quantum-Flux-Latches,” IEEE Trans. Appl.
Supercond., vol. 24, 2014,1300204.
12. N. Takeuchi, Y. Yamanashi, N. Yoshikawa, “Reversible logic gate using adiabatic superconducting devices,” Scientific Reports 4, 6354 (2014).
知的財産権
発明の名称:超伝導集積回路装置、特許出願番号:特願2014-181355
出願人:国立大学法人横浜国立大学、発明者:吉川信行、鈴木秀雄
23
お問い合わせ先
横浜国立大学
産学官連携推進部門 知的財産支援室
知的財産マネージャー
北村 正
TEL 045-339-4452
FAX 045-339-4457
E-mail [email protected]
24