Download - Reporte Digitales 1
-
8/16/2019 Reporte Digitales 1
1/13
Universidad tecnológica de chihuahua.
Sistemas digitales ll.
Compuertas lógicas.
Catedrático: Nancy Chávez.
Alumnos:
Adriana Dávila. (111!!""#1$.
%es&s 'duardo lores )illalo*os. (111##""!!$.
+uis ,ernando Dom-nguez rito. (111/1!"!!"$.
0saac +oya arc-a. (111/1!""12$.
%os3 Ale4andro 0sa-as 5ár6uez. ((111/1!"""7$.
8evin carrasco. ($
19e*rero!"19
-
8/16/2019 Reporte Digitales 1
2/13
Índice:
0ntroducción;;;;; #
5arco teórico;;;;.. /
A?.................
Compuerta N@;;.;;;..9
Compuerta @B;;;.;.2
Compuerta AND;;;;;;7
Compuerta NAND;;;;..
Compuerta N@B;;; 1"
Compuerta @B;;. 11
Conclusión;.. 1!
Índice de figuras.
,igura 1.";
,igura !.";.9
,igura #.";. 2
,igura /.";. 2
,igura .";. 7
,igura 9.";. 7
,igura 2.";.
,igura 7.";
,igura .";. 1"
,igura 1"; 1"
,igura 11;. 11
,igura 1!;..11
-
8/16/2019 Reporte Digitales 1
3/13
Introducción:
'n el presente se detallara la construcción de circuitos utilizando compuertas lógicas y
llevando aca*o su armado en el sotEare 6uartusF y o*servando su uncionamiento en el
,>A en el cual apreciamos el uncionamiento del circuito.
>ara la o*tención positiva de esta práctica se toma en cuenta lo aprendido en sistemas
digitales 1F con lo cual se conoce el uncionamiento de las compuertasF y con ello solo
detallar la lógica inversa con la 6ue cuenta el ,>A para la o*tención del resultado
deseado.
-
8/16/2019 Reporte Digitales 1
4/13
Marco teórico.
Gn sistema digital es un con4unto de dispositivos destinados1 a la generaciónF
transmisiónF mane4oF procesamiento o almacenamiento de seHales digitales. am*i3nF y
a dierencia de un sistema analógicoF un sistema digital es una com*inación de
dispositivos diseHados para manipular cantidades -sicas o inormación 6ue est3n
representadas en orma digitalI es decirF 6ue sólo puedan tomar valores discretos.
• sistemas digitales combinacionales: A6uellos cuyas salidas solo dependen del
estado de sus entradas en un momento dado. >or lo tantoF no necesitan módulos de
memoriaF ya 6ue las salidas no dependen de los estados previos de las entradas.
• sistemas digitales secuenciales: A6uellos cuyas salidas dependen además del
estado de sus entradas en un momento dadoF de estados previos. 'sta clase de
sistemas necesitan elementos de memoria 6ue reco4an la inormación de la Jhistoria
pasadaJ del sistema.
https://es.wikipedia.org/wiki/Sistema_digital#cite_note-1https://es.wikipedia.org/wiki/Digital_(se%C3%B1al)https://es.wikipedia.org/wiki/Digital_(se%C3%B1al)https://es.wikipedia.org/wiki/Electr%C3%B3nica_anal%C3%B3gicahttps://es.wikipedia.org/wiki/Variable_discreta_y_variable_continuahttps://es.wikipedia.org/wiki/Sistema_combinacionalhttps://es.wikipedia.org/wiki/Sistema_secuencialhttps://es.wikipedia.org/wiki/Memoria_de_computadorahttps://es.wikipedia.org/wiki/Memoria_de_computadorahttps://es.wikipedia.org/wiki/Digital_(se%C3%B1al)https://es.wikipedia.org/wiki/Electr%C3%B3nica_anal%C3%B3gicahttps://es.wikipedia.org/wiki/Variable_discreta_y_variable_continuahttps://es.wikipedia.org/wiki/Sistema_combinacionalhttps://es.wikipedia.org/wiki/Sistema_secuencialhttps://es.wikipedia.org/wiki/Memoria_de_computadorahttps://es.wikipedia.org/wiki/Sistema_digital#cite_note-1
-
8/16/2019 Reporte Digitales 1
5/13
¿Qué es el fpga?
Gn FPG (del ingl3s Field Programmable Gate Array$ es un
dispositivo semiconductor 6ue contiene *lo6ues de lógica cuya interconeKión y
uncionalidad puede ser conigurada ‘in situ’ mediante un lengua4e de descripción
especializado. +a lógica programa*le puede reproducir desde unciones tan sencillas
como las llevadas a ca*o por una puerta lógica o un sistema com*inacional hasta
comple4os sistemas en un chip
,igura1."
-
8/16/2019 Reporte Digitales 1
6/13
!ompuerta "#$.
'l inversor (circuito N@$ realiza la operación denominada inversión o
complementación. 'l inversor cam*ia un nivel lógico al nivel opuesto. 'n t3rminos de
*itsF cam*ia un 1 por un "F y un " por 1.
,igura !."
'n la igura !." se muestra el circuito de la compuerta N@F de igual orma se aprecia
6ue hay dos N@F esto es por6ue el ,>A tiene una lógica inversaF entonces para 6ue el
circuito cumpla su unción correctamente hay 6ue negar la salidaF con lo cual realizara
la unción correcta.
-
8/16/2019 Reporte Digitales 1
7/13
>ara poder visualizar la unción en el ,>A hay 6ue asignar las entradas y la salidasF y
compilar el programaF esto en *ase
!ompuerta #%.Gna puerta @B genera un nivel A+@ a la salida cuando cualquiera de sus entradas
está a nivel A+@. +a salida se pone a nivel A%@ sólo cuando todas las entradas
están a nivel A%@. >or tantoF el propósito de una puerta @B es determinar cuándo
una o más de sus entradas están a nivel A+@ y generar una salida a nivel A+@ 6ue
indi6ue esta condición.
,igura #."
-
8/16/2019 Reporte Digitales 1
8/13
,igura /."
'n la igura /." se o*serva el armado del circuito de la compuerta @B y en la igura #."
su ta*la de verdadF una vez asignado tanto las entradas y las salidasF se o*serva en el
,>A lo 6ue ser-a el uncionamiento de esta ta*laF si se puede o*servar claramente el
circuito se cuenta con una N@ al inal de nueva cuenta se eKplica 6ue es por la lógica
inversa 6ue mane4a el ,>A.
!ompuerta "&.
+a puerta AND genera una salida a nivel A+@ sólo cuando todas las entradas están a
nivel A+@. Cuando cual6uiera de la entradas está a nivel A%@F la salida se pone a
nivel A%@. >or tantoF el propósito *ásico de una puerta AND es determinar cuándo
ciertas condiciones de entrada son simultáneamente verdaderasF como indican todas sus
entradas estando a nivel A+@F y producir una salida a nivel A+@F para indicar 6ue
esas condiciones son verdaderas.
,igura ."
-
8/16/2019 Reporte Digitales 1
9/13
,igura 9."
Al momento de guardar un circuito realizadoF se de*e cam*iar el nom*reF ya 6ue si n o
la *ase del programa lo toma como una carpeta y con ello el programa no unciona. 'n
este caso la compuerta AND donde teniendo sus ! entradas en alto genera un 1 lógicoF
donde se apreció en el ,>A como cumpl-a su unción cuando esta*a en alto encend-a
un +'DF de otra manera no.
!ompuerta ""&.+a puerta NAND genera una salida a nivel *a4o sólo cuando todas las entradas están a
nivel alto. Cuando cual6uiera de las entradas está a nivel *a4oF la salida se pondrá a
nivel alto.
,igura 2."
-
8/16/2019 Reporte Digitales 1
10/13
,igura 7."
'n am*as iguras se muestra el uncionamiento de la compuerta NANDF donde su
unción es contraria a la compuerta ANDF y en el ,>A se apreciaron altos cuando una
o am*as entradas esta*an en cero.
!ompuerta "#%.
+a puerta N@B genera una salida a nivel A%@ cuando cual6uiera de sus entradas está a
nivel A+@. Sólo cuando todas sus entradas est3n a nivel A%@F la salida se pondrá a
nivel A+@.
,igura .".
-
8/16/2019 Reporte Digitales 1
11/13
,igura 1".
+a implementación en este circuito se muestran varios N@ y una @B esto en *ase a dar
a conocer el uncionamiento de la compuerta N@B si utilizar una directamente como talF
pero mostrando su uncionamiento con un circuito eectivo.
!ompuerta '#%.
'n una puerta @BLeKclusivaF la salida es un nivel A+@ si la entrada A está a nivel
A%@ y la entrada está a nivel A+@I o si la entrada A está a nivel A+@ y la entrada
está a nivel A%@I es u un nivel A%@ si tanto A como están a nivel A+@ o
A%@.
-
8/16/2019 Reporte Digitales 1
12/13
,igura 11.
,igura 1!.
'n estas igurasF al igual 6ue las anterioresF se muestra el uncionamiento y el armado
de un circuitoF compilado y veriicándolo en el ,>AI todos los circuitos ueron
llevados en el mismo orden y revisado comoF para veriicar la ta* la de verdad y si eHl
circuito o*servado en el ,>A uncionan igualmente.
!onclusión:
+a práctica realizaF nos ayudó a conocer un ,>A y la manera de realizar circuitos
el3ctricos en =uartus y o*servar sus uncionamientosF se puso en marcha el aprendiza4e
o*tenido en digitales lF y se complementó ahora no solo armando el circuito -sico y
conociendo su ta*la de verdadF si no 6ue se o*servó en el ,>A sin necesidad del
armado -sicoF con ello nos introducimos un poco más a lo 6ue son los >+D y a la lógica
com*inacional.
-
8/16/2019 Reporte Digitales 1
13/13