Download - Polarización del JFET
UNIVERSIDAD TECNOLÓGICA DE PANAMÁ
CENTRO REGIONAL DE AZUERO
FACULTAD DE INGENIERÍA ELÉCTRICA
LICENCIATURA EN INGENIERÍA ELECTROMECÁNICA
Circuitos Electrónicos II
Laboratorio
Polarización de Transistor JFET
Facilitador
Francisco Canto
Educandos
Edison Baule 6-714-1956
Cheyn Rodríguez 6-714-364
Yahir Ordóñez 6-714-2281
Realizado el 10 de abril
Primer Semestre 2012
INTRODUCCIÓN
Un transistor es un dispositivo electrónico que permite amplificar una señal, así como
conmutarla, rectificarla u oscilar la misma.
Los transistores se dividen en familias y entre ellas están: BJT y FET. Los BJT son transistores
bipolares de capas PN que permiten el paso de la corriente entre sus terminales, se
denominan bipolares debido a que el paso de la corriente se da en una región hueca
o positiva y la otra en la región donde hay exceso de electrones.
Por otro lado está la familia de los FET que se divide a su vez en dos grandes grupos
JFET y MOSFET. Los JFET son transistores de unión de efecto de campo y se caracterizan
porque no se pueden polarizar en la región inversa.
En este laboratorio estudiamos el transistor JFET, simulamos el mismo con la ayuda de
MULTISIM, determinamos diversos parámetros como la corriente que pasa por el drain o
drenaje (ID), el voltaje que existe entre la puerta (gate) y la fuente (source) VGS, el
voltaje VDS.
En este informe detallamos el procedimiento que se mostró en la guía de laboratorio,
elaboramos las gráficas donde claramente se ve el comportamiento del JFET, pudimos
comprobar los valores entre el circuito simulado y el real.
MARCO TEÓRICO
El JFET está constituido por una barra de
silicio tipo N o canal N, introducido en una
barra o anillo de silicio tipo P tal como se
muestra en la Fig. A
Los terminales del canal N son denominados
“SURTIDOR” (SOURCE) y “DRENADOR”
(DRAIN). El anillo forma el tercer terminal del
JFET llamado COMPUERTA (GATE).
Inicialmente circula una corriente por la
compuerta, pero posteriormente la
corriente circula únicamente desde el
surtidor del drenaje sin cruzar la juntura PN.
El control de esta corriente se efectúa por medio de la aplicación de un voltaje de
polarización inverso, aplicado entre la compuerta y el surtidor (VGS), formando un
campo eléctrico el cual limita el paso de la
corriente a través del canal N (Fig.B). Al aumentar
el voltaje inverso, aplicado a la compuerta,
aumenta el campo eléctrico, y la corriente de
Surtidor al Drenaje disminuye.
También se construyen JFET’s con barra de silicio
tipo P y anillos de silicio tipo N, denominándose
“JFET canal P”.
El voltaje aplicado entre el Drenaje y el Surtidor
(VDS), no debe sobrepasar el voltaje de ruptura
(típicamente 50V) porque destruiría el dispositivo.
Si se aplica polarización directa a la compuerta, circulará una alta corriente por la
compuerta que puede destruir el JFET si no está limitada por una resistencia en serie
con la compuerta.
Para el transistor de efecto de campo la relación entre las cantidades de entrada y de
salida es no lineal, debido al término cuadrático en la ecuación de Shockley. Las
relaciones lineales resultan en líneas rectas cuando se dibujan en una gráfica de una
variable en función de la otra, mientras que las relaciones no lineales dan como
resultado curvas como las que se obtuvieron para las características de transferencia
de un JFET.
MATERIALES
Fuente de Voltaje (VDC)
Transistor ECG312 (JFET)
Resistencias
Multímetro
Protoboard y Cables de Conexión
PROCEDIMIENTO
1. Siguiendo las indicaciones del profesor, desarrollamos el siguiente procedimiento en
orden.
2. Primera Parte
2.1 Utilizando el programa de simulación de circuitos, Multisim, implementamos el
circuito de la siguiente figura. De igual manera lo armamos en protoboard.
2.2 Mientras mantuvimos VGS en 0 V, variamos VDS y así obtuvimos los siguientes valores
de ID.
VGS = 0 V
VDS (V) 0 1 2 3 4 5 6 7 8 9
ID (mA) simulado 0 1,3 1,57 1,58 1,59 1,6 1,6 1,61 1,62 1,63
ID (mA) real 0 3,8 4,60 4,70 4,74 4,77 4,8 4,82 4,83 4,84
2.3 Repetimos el mismo procedimiento para VGS = -1, -2 y -3 V.
VGS = -1 V
VDS (V) 0 1 2 3 4 5 6 7 8 9
ID (mA) simulado 0 0,261 0,262 0,263 0,265 0,266 0,268 0,269 0,270 0,273
ID (mA) real 0 4,16 4,6 4,69 4,75 4,78 4,80 4,82 4,84 4,84
VGS = -2 V
VDS (V) 0 1 2 3 4 5 6 7 8 9
ID (mA) simulado 0 0 0 0 0 0 0 0 0 0,002
ID (mA) real 0 4,27 4,67 4,70 4,74 4,77 4,80 4,82 4,83 4,84
VGS = -3 V
VDS (V) 0 1 2 3 4 5 6 7 8 9
ID (mA) simulado 0 0 0 0 0 0 0 0 0 0,0018
ID (mA) real 0 4,09 4,60 4,69 4,74 4,77 4,80 4,82 4,83 4,84
2.4 Trazamos las curvas características del JFET graficando las tablas anteriores.
2.5 Fijamos el valor de VDS a 5 V y variamos el valor de VGS según la siguiente tabla para
obtener los valores de ID.
VGS (V) -3 -2,5 -2 -1,5 -1 -0,5 0
ID (mA) simulado 0 0 0 0,02 0,266 0,792 1,60
ID (mA) real 4,79 4,78 4,78 4,78 4,78 4,78 4,78
2.6 Haga una gráfica de la tabla anterior.
3. Segunda Parte
3.1 Utilizando el programa de simulación de circuitos, Multisim, implementamos el
circuito autopolarizado de la siguiente figura. De igual manera lo armamos en
protoboard y medimos los valores de VD, ID, VGS, VDS.
RS (Ω) 1k 10k 100 50k 1M
Circuito en Multisim (simulado)
VD (V) 9,97 11,69 5,35 11,93 12,00
ID (mA) 1,02 0,151 3,32 0,032 0
VGS (V) -1,02 -1,53 -0,332 -1,70 -1,81
VDS (V) 8,95 10,16 5,02 10,23 10,18
Circuito en Protoboard (real)
VD (V) 10,15 11,70 6,09 12,17 12,23
ID (mA) 0,88 0,13 3,07 0,03 0,0016
VGS (V) -0,86 -1,29 -0,28 -1,48 -1,69
VDS (V) 9,29 10,45 5,81 10,67 10,49
3.2 Repetimos el procedimiento anterior para el siguiente circuito polarizado con divisor
de tensión.
R1 (Ω) 1M 1M 50k 1M 1M
R2 (Ω) 1M 50k 1M 1M 1M
R4 (Ω) 1M 1M 1M 50k 500
Circuito en Multisim (simulado)
VD (V) 11,98 11,994 11,97 11,624 2,555
ID (µA) 7,105 1,776 12,434 150,99 3778
VGS (V) -1,777 -1,81 -0,538 -1,527 0,500
VDS (V) 4,203 9,613 0,0032 4,096 0,6624
Circuito en Protoboard (real)
VD (V) 12,24 12,23 12,21 11,89 2,37
ID (µA) 7,4 2,2 11,9 138,7 3930
VGS (V) -1,59 -1,68 -0,56 -1,29 0,56
VDS (V) 4,57 9,89 0,0022 4,43 0,37
CONCLUSIONES
Al realizar la experiencia sobre las compuertas lógicas hemos concluido que:
La diferencia principal entre las un JFET y un BJT es el hecho de que el BJT es un
dispositivo controlado por corriente, mientras que el transistor JFET es un
dispositivo controlado por voltaje. En otras palabras, la corriente IC es una
función directa del nivel de IB. Para el FET la corriente ID será una función del
voltaje VGS aplicado a la entrada del circuito.
La semejanza que hay entre el JFET y un transistor bipolar es que ambos
dispositivos tienen tres terminales de conexión externas, ambos tiene dos diodos
internos con una barrera de potencial de 0.7 V y ambos tienen tres regiones de
interés. Además ambos pueden amplificar una señal de entrada y son
dispositivos de control de corriente IC o ID.
Una de las principales características de un JFET es que no se puede polarizar en
inversa. Las regiones de trabajo de un JFET es la región de saturación, sin
embargo existe otra región llamada óhmica donde algunas veces el transistor
puede caer.
Los JFET pueden ser de dos canales, canal n y canal p, en el primero el voltaje
pinch (Vp) es negativo y sus curvas de transferencia es una parábola que va
hacia el lado positivo de las abscisas, mientas que un canal n es todo lo
contrario.
Mientas íbamos realizando la experiencia pudimos notar que entre el circuito
simulado y el real la diferencia entre los parámetros medidos eran casi iguales,
por lo que el uso de MULTISIM es muy preciso a la hora de simular circuitos.
BIBLIOGRAFÍA
Microsoft Encarta 2009. 1993-2008 Microsoft Corporation.
Apuntes de la Clase.