©2004 Xilinx, Inc. All Rights Reserved
A h
ard
ver
terv
ezés
e
Ha
rdw
are
De
sig
n
-3
-3
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Cél
ok
A m
od
ul b
efej
ezés
ével
els
aját
íto
tt is
mer
etek
:
•A
mes
ter,
szol
ga, b
uszh
ozzá
féré
s ki
oszt
ófu
nkci
ók je
lent
ése
•A
Mic
roBl
aze
és P
ower
PCpr
oces
szor
ok b
usza
inak
felé
píté
se
•A
Mic
roBl
aze
6 kü
lönb
özı
rend
szer
konf
igur
áció
ja
•A
Virte
x-II
Pro
eszk
özök
JTA
G in
terfé
sze
Ha
rdw
are
De
sig
n
-3
-4
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•B
usz
fu
nkc
iók
: M
este
r, s
zolg
a, b
usz
ho
zzáf
érés
kio
sztó
–Po
wer
PC :
PLB,
OPB
, DC
R, D
SOC
M, I
SOC
M
–M
icro
Blaz
e: IO
PB, D
OPB
, ILM
B, D
LMB,
XC
L, F
SL
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-5
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Bu
sz 1
x1•
A bu
sz e
gy tö
bbve
zeté
kes
adat
út, a
mi e
gym
ássa
l szo
ros
kapc
sola
tban
lé
vıré
szek
bıl á
ll–
Cím
busz
, ada
tbus
z, v
ezér
lıbu
sz
•A
proc
essz
or é
s a
perif
ériá
k a
busz
on k
eres
ztül
kom
mun
ikál
nak
•A
perif
éria
egy
sége
ket s
zere
pük
szer
int o
sztá
lyoz
hatju
k, m
int
–M
este
r, sz
olga
, bus
zhas
znál
at k
iosz
tó(A
rbite
r) va
gy e
gyüt
tes
mes
ter/s
zolg
a( P
l. bu
sz k
apcs
olat
híd
)
Mas
ter
Mas
ter/
Sla
ve
Sla
veS
lave
Sla
ve
Mas
ter
Arb
iter
Arb
iter
Ha
rdw
are
De
sig
n
-3
-6
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Bu
sz 1
x1
•A
busz
mes
ter e
gysé
gek
képe
sek
busz
átv
itele
ket k
ezde
mén
yezn
i
•A
busz
szo
lga
perif
ériá
k cs
ak v
álas
zoln
ak a
kér
ések
re
•A
busz
hoz
záfé
rés
kios
ztás
3 lé
pésb
ıl á
ll:–
A kö
vetk
ezı
busz
mes
ter f
unkc
iót k
érı
eszk
öz b
eállí
tja a
bus
z ké
rés
vona
lat
–A
busz
hoz
záfé
rés
vezé
rlı(a
rbite
r) fo
lyam
atos
an fi
gyel
i a k
érés
eket
, enn
ek
meg
fele
lıen
a m
este
rek
prio
ritás
i sém
ája
és a
z ak
tuál
is k
érés
ek a
lapj
án k
iadj
a az
egy
edi h
ozzá
féré
s en
gedé
lyez
ıje
let a
meg
fele
lım
este
rnek
.
–Az
akt
ív k
érés
t kia
dóm
este
rek
min
tavé
tele
zik
sajá
t eng
edél
yezı
jele
iket
, am
íg
az a
ktív
vává
lik. E
zutá
n ak
kor k
ezde
mén
yezh
etik
az
adat
átvi
telt
a m
este
r és
a sz
olga
köz
ött,
amik
or a
jele
nleg
i bus
zmes
ter l
emon
d a
busz
has
znál
atár
ól.
•Bu
szha
szná
lat k
iosz
tóm
echa
nizm
usok
–
Rög
zíte
tt pr
iorit
ás, k
örbe
n fo
rgó,
kev
ert
Ha
rdw
are
De
sig
n
-3
-7
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PowerPC
405 Core
Dedicated Hard IP
Fle
xib
le S
oft
IP
Ro
cket
IO
Po
we
rPC
ala
pú
be
ág
ya
zott
re
nd
sze
rek
A t
elje
s re
nd
szer
kia
lakí
tása
a
szü
kség
es t
elje
sítm
ény
és k
ölt
ség
p
aram
éter
ek a
lap
ján
DCR Bus
UA
RT
GP
IOO
n-C
hip
Per
iph
eral
Hi-
Sp
eed
Per
iph
eral
GB
E
-Net
e.g
.M
emo
ryC
on
tro
ller
Arbiter
On
-Ch
ip P
eri
ph
era
l B
us
OP
B
Arbiter
Pro
cesso
r L
oca
l B
us
Instr
uc
tio
nD
ata
PL
B
DS
OC
M
BR
AM
ISO
CM
BR
AM
Kü
lsö
me
mó
riák
ZB
T S
SR
AM
DD
R S
DR
AM
SD
RA
M
Bus
Bridge
IBM
Co
reC
on
nec
t™
on
-ch
ip b
us
stan
dar
d
PL
B, O
PB
, an
d D
CR
Ha
rdw
are
De
sig
n
-3
-8
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Po
wer
PC
bu
sz r
end
szer
PPC
405
ISO
CM
DSO
CM D
SPLB
ISPL
BIN
TC
BRAM
BRAM
DD
R
PLB
ARB
BRAM
SDR
AM
DC
R
PLB2
OPB
IIC
OPB
AR
B
GPI
O
UAR
T
Ethe
rnet
LCD
BRAM
INTC
OPB
2PLB
ISO
CM
bus
z64
bit
adat
32 b
it cí
m
PLB
busz
64 b
it ad
at32
bit
cím
OPB
bus
z32
bit
adat
32 b
it cí
m
DC
R b
usz
32 b
it ad
at10
bit
cím
DSO
CM
bus
z32
bit
adat
32 b
it cí
m
Ha
rdw
are
De
sig
n
-3
-9
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Mic
roB
laze
ala
pú
be
ág
ya
zott
re
nd
sze
rek
Fle
xib
le S
oft
IPMicroBlaze
32-Bit RISC Core U
AR
T10
/100
E-N
et
On
-Ch
ip
Per
iph
eral
Külsö
memória
FL
AS
H/S
RA
M
Lo
calL
ink™
FIF
O C
han
ne
ls
0,1
……
.32
Cu
sto
m
Fu
nct
ion
sC
ust
om
Fu
nct
ion
s
BR
AM
Lo
ca
l M
em
ory
Bu
sD
-Cac
he
BR
AM
I-C
ach
e
BR
AM
Co
nfi
gu
rab
leS
izes
Arbiter
Pro
cess
or
Lo
cal B
us
Ins
tru
ctio
nD
ata
PL
BBus
Bridge
PowerPC
405 Core
Dedicated Hard IP
Arbiter
Pro
cess
or
Lo
cal B
us
Ins
tru
ctio
nD
ata
PL
BBus
Bridge
Bus
Bridge
PowerPC
405 Core
Dedicated Hard IP
PowerPC
405 Core
Dedicated Hard IP
PowerPC
405 Core
Dedicated Hard IP
Po
ssib
le in
Vir
tex-
II P
ro
Hi-
Sp
ee
dP
eri
ph
era
lG
B
E-N
et
e.g
.M
em
ory
Co
ntr
olle
r
Hi-
Sp
ee
dP
eri
ph
era
lH
i-S
pe
ed
Pe
rip
he
ral
GB
E
-Ne
tG
B
E-N
et
e.g
.M
em
ory
Co
ntr
olle
r
e.g
.M
em
ory
Co
ntr
olle
rArbiter
OP
BO
n-C
hip
Peri
ph
era
l B
us
Ha
rdw
are
De
sig
n
-3
-10
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Mic
roB
laze
bu
sz r
end
szer
Mic
roBl
aze DO
PB
BRAM
DLM
B
IIC
OPB
AR
B
GPI
O
UAR
T
Ethe
rnet
LCD
BRAM
INTC
IOPB
ILM
BEx
t Mem
ILM
B bu
sz
DLM
B bu
szD
OPB
bus
z
IOPB
bus
z
Min
den
bu
szo
n 3
2 b
ites
ad
at é
s cí
m
Ext M
em
Ext M
emC
ache
kapc
sola
t
Cac
heka
pcso
lat
IXC
L
DXC
L
Ha
rdw
are
De
sig
n
-3
-11
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Co
reC
on
nec
tb
usz
arc
hit
ektú
ra
•Az
IBM
Cor
eCon
nect
szab
vány
hár
om b
uszt
biz
tosí
t az
egys
égek
, kö
nyvt
ári m
akró
k és
felh
aszn
álói
logi
ka ö
ssze
kapc
solá
sára
:–
Gyo
rs p
roce
sszo
r bus
z Pr
oces
sor L
ocal
Bus
(PLB
)–
Áram
körö
n be
lüli
perif
éria
bus
z O
n-ch
ip P
erip
hera
l Bus
(OPB
)–
Eszk
özve
zérlı
busz
Dev
ice
Con
trol R
egis
ter (
DC
R) b
usz
•Az
IBM
ingy
en, k
ölts
égm
ente
sen
kíná
lja a
Cor
eCon
nect
arch
itekt
úra
felh
aszn
álói
lice
ncét
. –
A lic
enc
felh
aszn
álók
meg
kapj
ák a
PLB
arb
iter,
az O
PB a
rbite
r, és
a P
LB/O
PB
híd
terv
eket
, a b
usz
mod
elle
zıes
zköz
ökke
l és
a PL
B/O
PB D
CR
bus
z fu
nkci
onál
is fo
rdító
kkal
egy
ütt
–Ez
ek a
z es
zköz
ök c
sak
akko
r szü
kség
esek
, ha
a fe
lhas
znál
ósa
ját
Cor
eCon
nect
perif
ériá
t kés
zít v
agy
hasz
náln
i kív
ánja
a b
usz
funk
cion
ális
m
odel
leke
t (BF
M)
Ha
rdw
are
De
sig
n
-3
-12
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–P
LB
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-13
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B b
usz
–N
agy
sávs
zéle
sség
őka
pcso
lóin
frast
rukt
úra
a m
este
r és
szol
ga e
szkö
zök
közö
tt –
Telje
sen
óraj
el s
zink
ron,
egy
etle
n ór
ajel
lel
–C
entra
lizál
t bus
z ho
zzáf
érés
kio
sztá
s —
PLB
arbi
ter
–64
bite
s ad
atbu
sz–
Dön
tıen
a n
agyt
elje
sítm
ényő
, kis
kés
lelte
téső
, rug
alm
as m
egol
dáso
kat
tám
ogat
ja:
•Sz
étvá
lasz
tott
cím
és
olva
sási
ill.
írási
ada
tbus
z, m
egos
ztot
t átv
iteli
cikl
us
képe
sség
gel
•Ko
nkur
ens
olva
sás
és ír
ás c
iklu
sok,
két
átv
itel p
er ó
raje
l max
imál
is b
usz
kiha
szná
ltság
gal
•C
ím fu
tósz
alag
has
znál
at, a
mi c
sökk
enti
egye
s bu
szát
vite
lek
késl
elte
tésé
nek
hatá
sát,
pl.
új ír
ási c
iklu
s vé
greh
ajtá
sáva
l az
aktu
ális
írás
t átfe
dıen
, vag
y ak
ár
háro
m ú
j olv
asás
i kér
és v
égre
hajtá
sáva
l az
aktu
ális
olv
asás
t átfe
dıen
. •
Busz
kér
és-e
nged
élye
zés
prot
okol
l vég
reha
jtása
az
aktu
ális
átv
itel i
deje
ala
tt
Ha
rdw
are
De
sig
n
-3
-14
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B B
usz
átv
itel
i sé
ma
Ha
rdw
are
De
sig
n
-3
-15
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Átl
apo
lt á
tvit
ele
k
Ha
rdw
are
De
sig
n
-3
-16
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B ír
ási ci
klu
s
Ha
rdw
are
De
sig
n
-3
-17
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B b
urs
to
lvas
ás
Ha
rdw
are
De
sig
n
-3
-18
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B
Kap
cso
lat
/ Fel
épít
és
•1-
tıl 1
6 db
PLB
mes
ter,
mel
yek
min
den
jele
csa
tlako
zik
a PL
B ar
bite
r-he
z
•A
PLB
arbi
ter k
apcs
olja
a m
este
rek
jele
it a
meg
oszt
ott b
uszr
a, a
mih
ez a
z ös
szes
szo
lga
csat
lako
zik
•Az
1-tı
l n s
zám
úPL
B sz
olga
pe
rifér
iák
kim
enet
ei O
R lo
gika
i sze
rint
kapc
soló
dnak
a P
LB a
rbite
rm
egos
ztot
t olv
asás
irán
yúad
atbu
szár
a
•A
PLB
arbi
ter k
ezel
i a b
uszh
ozzá
féré
s ki
oszt
ást,
az a
datto
vább
ítást
és
a ve
zérlı
jele
ket a
mes
tere
k és
szo
lgák
kö
zött
Ha
rdw
are
De
sig
n
-3
-19
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B b
usz
ho
zzáf
érés
vez
érlı
•PL
B m
este
r–
Busz
vezé
rlés
kios
ztás
tám
ogat
ás 1
6 m
este
r egy
ségi
g
–A
PLB
mes
tere
k sz
áma
konf
igur
álha
tóte
rvez
ési p
aram
éter
–PL
B cí
mbu
sz fu
tósz
alag
os h
aszn
álat
a
–Ar
bitrá
ció
3 bu
sz ó
raje
l üte
m a
latt
–4
szin
tődi
nam
ikus
mes
ter k
érés
prio
ritás
rend
szer
•PL
B sz
olga
–Tá
mog
atás
16
szol
ga e
gysé
gig
–A
PLB
szol
gák
szám
a ko
nfig
urál
ható
terv
ezés
i par
amét
er
–N
em k
ell k
ülsı
OR
kap
u há
lóza
t a s
zolg
ák a
datb
emen
etén
•PL
B ar
chite
ktúr
a sz
abvá
ny s
zerin
ti fe
lépí
tés
Ha
rdw
are
De
sig
n
-3
-20
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Pri
ori
tás
eld
ön
tési
mec
han
izm
us
•Az
arb
itrác
iós
cikl
us a
latt
a bu
sz v
ezér
lés
dönt
ılo
gika
az
M_p
rio
rity
[0:1
]je
lek
álla
pota
ala
pján
meg
hatá
rozz
a a
jele
nleg
i bus
z pr
iorit
ási s
zint
jét (
4 sz
int)
•A
tová
bbia
kban
csa
k az
okat
az
M_r
equ
est[
n]
kéré
seke
t viz
sgál
ja,
mel
yek
kéré
si s
zint
je n
agyo
bb p
riorit
ású
min
t a je
lenl
egi m
este
r szi
ntje
.
•A
prio
ritás
i szi
ntek
et a
rend
szer
felé
píté
seko
r adh
atju
k m
eg.
•A
prio
ritás
a h
ardv
er re
ndsz
erle
íróM
HS
fájlb
an m
ódos
íthat
ó–
BUS_
INTE
RFA
CE
MO
PB =
inst
ance
_nam
e PO
SITI
ON
= in
tege
r
–Az
egé
sz tí
pusú
POSI
TIO
N p
aram
éter
egy
poz
itív
szám
, az
1 ér
ték
jelz
i a
legn
agyo
bb p
riorit
ást
Ha
rdw
are
De
sig
n
-3
-21
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A p
rio
ritá
s ü
tkö
zés
felo
ldás
a
•A
Xilin
x PL
B bu
sz e
gy fi
x pr
iorit
ási s
émáv
al o
ldja
fel a
zoka
t a h
elyz
etek
et,
amik
or k
ettı
vagy
több
mes
ter a
zono
s ké
rési
prio
ritás
i szi
nten
talá
lhat
ó.
Legm
agas
abb
prio
ritás
C
sökk
enı
prio
ritás
Le
gala
cson
yabb
p
riorit
ás
Mas
ter 0
M
aste
r 1
…
Mas
ter N
-1
Mas
ter N
Ha
rdw
are
De
sig
n
-3
-22
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B a
rbit
er3
fun
kció
ra
Ha
rdw
are
De
sig
n
-3
-23
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PL
B b
usz
híd
•A
PLB
-OPB
bus
z hí
d át
alak
ítja
a PL
B át
vite
li ci
klus
okat
OPB
átv
iteli
cikl
usok
ká
•Ez
a h
íd e
gysé
g a
PLB
olda
lon
szol
ga, a
z O
PB o
ldal
on m
este
r fu
nkci
ókén
t jel
enik
meg
•A
híd
tarta
lmaz
egy
DC
R s
zolg
a in
terfé
szt i
s a
busz
hib
ákat
jelz
ıst
átus
zreg
iszt
er h
ozzá
féré
s bi
ztos
ításá
ra
•A
híd
szük
sége
s m
inda
zokb
an a
rend
szer
ekbe
n, a
hol a
PLB
mes
ter
egys
ég, m
int p
l. a
CPU
, az
OPB
per
ifériá
khoz
kív
án h
ozzá
férn
i.
Ha
rdw
are
De
sig
n
-3
-24
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-25
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OP
B b
usz
•Az
OPB
bus
z le
vála
sztja
az
alac
sony
abb
sávs
zéle
sség
igén
yőes
zköz
öket
a
PLB
busz
ról
•Az
OPB
bus
z pr
otok
oll e
gysz
erőb
b, m
int a
PLB
pro
toko
ll–
Nin
cs m
egos
ztot
t átv
itel,
vagy
cím
futó
szal
ag k
épes
ség
•Kö
zpon
ti bu
sz p
riorit
ás k
ezel
és —
OPB
arb
iter
•Ka
pcso
lódá
si in
frast
rukt
úra
a m
este
r és
szol
ga p
erifé
ria e
gysé
gek
közö
tt
•Az
OPB
bus
z te
rvez
ési c
élja
a P
LB b
usz
terh
elık
apac
itásá
nak
csök
kent
ésév
el
a re
ndsz
er te
ljesí
tmén
y sz
ők k
eres
ztm
etsz
etén
ek c
sökk
enté
se–
Egye
tlen
óraj
eles
telje
sen
szin
kron
mők
ödés
–M
egos
ztot
t 32
bite
s cí
mbu
sz é
s m
egos
ztot
t 32
bite
s ad
atbu
sz
–Eg
yetle
n ór
ajel
cik
luso
s át
vite
lek
tám
ogat
ása
a m
este
rek
és s
zolg
ák k
özöt
t.
–Tö
bbsz
örös
bus
z m
este
r stru
ktúr
a tá
mog
atás
a, a
bus
z ve
zérlé
s ki
oszt
ólo
giká
val
–A
busz
híd
egy
ség
lehe
t mes
ter a
PLB
old
alon
vag
y az
OPB
old
alon
Ha
rdw
are
De
sig
n
-3
-26
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OP
B jel
lem
zık
•Ki
sebb
kom
plex
itás,
min
t PLB
, de…
•O
szto
tt cí
mzé
s át
lapo
lt ad
atho
zzáf
érés
itt i
s
•32
bit
cím
, 32
vagy
64
bit a
dat
•Sa
ját m
aste
rek
(max
16),
tets
zıle
ges
szám
úsl
ave
•Bu
rstm
ódba
n in
krem
entá
lis c
ím g
ener
álás
•D
inam
ikus
ada
tmér
et v
álas
ztás
8-…
.-64
bitig
•Eg
ycik
lusú
átvi
teli
lehe
tısé
g
•16
cik
lus
max
. kés
lelte
tés
(tim
eou
t)
•Sl
ave
retry
jelz
és e
setle
ges
dead
lock
hely
zete
k ke
rülé
sére
–M
aste
rA d
olgo
zik
Slav
eB-
vel,
amik
or a
nag
yobb
prio
ritás
úM
aste
rC is
sz
eret
ne,
ezt S
Lave
B je
lezh
eti r
etry
-al
Ha
rdw
are
De
sig
n
-3
-27
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OP
B b
usz
•16
mes
tert
és te
tszı
lege
s sz
ámú
szol
ga e
gysé
get t
ámog
at (a
ko
mpl
exitá
st a
z el
várt
telje
sítm
ény
korlá
tozz
a)
•Az
OPB
arb
iter f
ogad
ja a
mes
tere
k ké
rése
it és
egy
iket
kije
löli,
min
t kö
vetk
ezı
mes
tert
–R
ögzí
tett
és d
inam
ikus
(LR
U)
prio
ritás
•A
busz
t AN
D-O
R lo
gika
val
ósítj
a m
eg.
Az in
aktív
esz
közö
k nu
lla é
rtéke
t te
szne
k a
busz
ra
•Az
írás
és
olva
sás
busz
ok
szét
vála
szth
atók
az
OPB
_DBu
sad
atbu
sz je
lek
terh
elés
ének
cs
ökke
ntés
ére
Ha
rdw
are
De
sig
n
-3
-28
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OP
B b
usz
olv
asás
Ha
rdw
are
De
sig
n
-3
-29
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-30
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
DC
R b
usz
•Es
zköz
vez
érlı
regi
szte
r bus
z–
IBM
Cor
eCon
nect
szab
vány
–A
vezé
rlıre
gisz
terk
omm
unik
áció
ra h
aszn
álat
os 1
0 bi
t cím
zés
(max
.102
4 re
gisz
ter)
–32
bits
zéle
s ad
atok
–m
inde
n át
vite
l szó
mér
ető
–C
sak
egye
di ír
ások
at, o
lvas
ások
at tá
mog
at, n
incs
több
ször
ös h
ozzá
féré
s
–Ad
atbu
sz lá
ncol
t vag
y O
R k
apus
meg
oldá
ssal
–Eg
ysze
rőny
ugtá
zás
a ci
klus
vég
én
–C
PU re
ndel
kezi
k né
hány
spe
ciál
is, p
rivile
gizá
lt ut
asítá
ssal
a D
CR
bus
zon
végr
ehaj
tand
óre
gisz
ter h
ozzá
féré
sekr
e
•A
norm
ál D
CR
hoz
záfé
rése
k ez
ért s
peci
ális
CPU
gép
i szi
ntő
kódo
t igé
nyel
nek
–R
ögzí
tett
1024
sza
vas
I/O ta
rtom
ány
–A
hozz
áfér
éshe
z a
CPU
priv
ilegi
zált
üzem
mód
ja s
züks
éges
–N
em k
önny
őha
szná
lni s
peci
ális
C fü
ggvé
nyek
vag
y di
rekt
gép
i uta
sítá
sok
nélk
ül
Ha
rdw
are
De
sig
n
-3
-31
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
DC
R b
usz
C40
5DC
RAB
US
C40
5DC
RD
BUSO
UT
C40
5DC
RR
EAD
DC
RC
405A
CK
DC
RC
405D
BUSI
N
C40
5DC
RW
RIT
E
PP
C40
5D
CR
esz
közö
k
dcr_
Ack
dcr_
Writ
e
dcr_
Rea
d
dcr_
RdD
ata
dcr_
WrD
ata
dcr_
ABus
dcr_
Clk
Ha
rdw
are
De
sig
n
-3
-32
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Mem
óri
ába
ágy
azo
tt D
CR
•A
DC
R h
íd m
odul
lehe
tıvé
tesz
i a D
CR
cím
tarto
mán
y m
egje
lení
tésé
t te
tszı
lege
s m
emór
iata
rtom
ányb
an.
–O
PB D
CR
híd
–Bi
ztos
ítja
aD
CR
esz
közö
k m
egje
lení
tésé
tegy
4 k
Bm
éret
őfo
lyto
nos
cím
ta
rtom
ányb
an
–C
sak
szav
asan
érh
etı
el, e
gyed
i hoz
záfé
rése
kkel
.
–Kö
nnye
bb h
aszn
álni
, de
a ho
zzáf
érés
ek P
LB v
agy
OPB
bus
zcik
lust
ig
énye
lnek
Ha
rdw
are
De
sig
n
-3
-33
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-34
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PowerPC
405 Core
Dedicated Hard IP
Fle
xib
le S
oft
IP
Ro
cket
IO
Po
wer
PC
OC
M b
usz
ok
A t
elje
s re
nd
szer
kia
lakí
tása
a
szü
kség
es t
elje
sítm
ény
és k
ölt
ség
p
aram
éter
ek a
lap
ján
DCR Bus
UA
RT
GP
IOO
n-C
hip
Per
iph
eral
Hi-
Sp
eed
Per
iph
eral
GB
E
-Net
e.g
.M
emo
ryC
on
tro
ller
Arbiter
On
-Ch
ip P
eri
ph
era
l B
us
OP
B
Arbiter
Pro
cesso
r L
oca
l B
us
Instr
uc
tio
nD
ata
PL
B
DS
OC
M
BR
AM
ISO
CM
BR
AM
Kü
lsö
me
mó
riák
ZB
T S
SR
AM
DD
R S
DR
AM
SD
RA
M
Bus
Bridge
IBM
Co
reC
on
nec
t™
on
-ch
ip b
us
stan
dar
d
PL
B, O
PB
, an
d D
CR
Ha
rdw
are
De
sig
n
-3
-35
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Po
wer
PC
OC
M b
usz
kia
lakí
tás
a
Ha
rdw
are
De
sig
n
-3
-36
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OC
M b
usz
•40
5 O
CM
I/Fs
–A
Pow
erPC
405
proc
essz
or fü
gget
len
gyor
s in
terfé
szek
kel r
ende
lkez
ik a
z ár
amkö
rön
belü
li m
emór
iaeg
ység
ek fe
lé
–PP
C40
5 ki
adja
a c
ímet
a P
LB b
uszr
a is
és
az O
CM
bus
zra
is
–Te
hát a
ugy
anaz
a c
ím n
em le
het é
rvén
yes
min
dkét
(PLB
, OC
M) b
uszo
n
–Az
OC
M c
ímta
rtom
ányb
an n
em le
het h
aszn
álni
a g
yors
ítótá
roló
t (ca
che)
, teh
át a
gy
orsí
tóki
záró
lag
a PL
B ho
zzáf
érés
ek g
yors
ításá
ra s
zolg
ál
•A
proc
essz
or b
lokk
tarta
lmaz
za a
z O
CM
vez
érlı
ket
–A
proc
essz
or d
edik
ált v
ezér
lıke
t tar
talm
az a
z O
CM
I/F
és a
z FP
GA
BRAM
kap
csol
atok
m
egva
lósí
tásá
ra
–Fü
gget
len
vezé
rlık
vann
ak a
z I u
tasí
táso
ldal
és
D a
dato
ldal
szá
már
a, a
nag
y se
bess
égő
elér
és b
izto
sítá
sára
.
•M
inde
n je
l és
busz
”nag
y in
dián
”for
mát
umú
(big
endi
an),
azaz
a M
SB b
it in
dexe
0.
Ha
rdw
are
De
sig
n
-3
-37
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OC
M b
usz
•Tu
lajd
onsá
gok
–Fü
gget
len
16 M
B lo
gika
i cím
tarto
mán
y a
DSO
CM
és
ISO
CM
inte
rfész
enké
nt•
A 16
MB-
otle
is k
ell f
ogla
lni,
függ
etle
nül a
z ak
tuál
is m
emór
iam
éret
tıl
–Az
ISO
CM
64
bite
s, a
DSO
CM
32
bite
s
–A
BRAM
pro
gram
ozás
tól f
üggı
en a
kár 1
28 K
B / 6
4 KB
(ISO
CM
/ D
SOC
M)
–Pr
ogra
moz
ható
proc
essz
or /
BRAM
óra
jel a
rány
–D
SBR
AM m
ővel
etek
: BR
AM in
icia
lizál
ás (D
ata2
MEM
), C
PU, é
s FP
GA
dual
-po
rtBR
AM e
seté
n
–IS
BRAM
mőv
elet
ek: B
RAM
inic
ializ
álás
(Dat
a2M
EM) é
s D
CR
•C
PU D
CR
regi
szte
relé
rés
Ha
rdw
are
De
sig
n
-3
-38
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
OC
M b
usz
•El
ınyö
k–
Nin
cs á
tírás
a P
ower
PCgy
orsí
tó(c
ache
) mem
óriá
ba, n
incs
ad
atsz
enny
ezés
, nin
cs s
zem
ét
–G
yors
, álla
ndó
érté
kőké
slel
teté
s
–A
D o
ldal
on, a
dua
l-por
tBR
AM k
onfig
urác
ióm
egen
ged
kétir
ányú
adat
kapc
sola
tot a
pro
cess
zorra
l
•Pé
lda
alka
lmaz
ás–
I-old
al: M
egsz
akítá
s ki
szol
gáló
rutin
ok, i
ndul
ási k
ód tá
rolá
sa
–D
-old
al: Á
tmen
eti a
dattá
r, ké
tirán
yúad
atát
vite
l
Ha
rdw
are
De
sig
n
-3
-39
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Bu
sz id
ızí
tése
k
•Id
ızíté
si e
lıírá
sokk
al le
het b
eállí
tani
, mel
yik
arán
yt h
aszn
álju
k
•*M
inde
n O
CM
vez
érlı
höz
két f
ügge
tlen
óraj
el g
ener
átor
tarto
zik:
–BR
AMD
SOC
MC
LK
–BR
AMIS
OC
MC
LK
Proc
essz
or ó
ra30
0 M
Hz,
OC
M
óra
150
MH
z
Proc
essz
orór
a30
0 M
Hz,
DC
R
óra
100
MH
z
PLB
óra
100
MH
z, O
PB
óra
50 M
Hz
Proc
essz
or ó
ra30
0 M
Hz,
PLB
ór
a 10
0 M
Hz
Péld
a
1:1
to 4
:11:
1 to
8:1
1:1
to 4
:11:
1 to
16:
1Ó
raje
l ará
ny
Proc
essz
or ó
raPr
oces
szor
óra
PLB
óra
Proc
essz
orór
aÁt
vite
l szi
nkro
nozó
óraj
ele
OC
M C
LK *
DC
R C
LKO
PB C
LKPL
B C
LK
Ha
rdw
are
De
sig
n
-3
-40
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–L
MB
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-41
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Mic
roB
laze
ala
pú
be
ág
ya
zott
re
nd
sze
rek
Fle
xib
le S
oft
IPMicroBlaze
32-Bit RISC Core U
AR
T10
/100
E-N
et
On
-Ch
ip
Per
iph
eral
Külsö
memória
FL
AS
H/S
RA
M
Lo
calL
ink™
FIF
O C
han
ne
ls
0,1
……
.32
Cu
sto
m
Fu
nct
ion
sC
ust
om
Fu
nct
ion
s
BR
AM
Lo
ca
l M
em
ory
Bu
sD
-Cac
he
BR
AM
I-C
ach
e
BR
AM
Co
nfi
gu
rab
leS
izes
Arbiter
Pro
cess
or
Lo
cal B
us
Ins
tru
ctio
nD
ata
PL
BBus
Bridge
PowerPC
405 Core
Dedicated Hard IP
Arbiter
Pro
cess
or
Lo
cal B
us
Ins
tru
ctio
nD
ata
PL
BBus
Bridge
Bus
Bridge
PowerPC
405 Core
Dedicated Hard IP
PowerPC
405 Core
Dedicated Hard IP
PowerPC
405 Core
Dedicated Hard IP
Po
ssib
le in
Vir
tex-
II P
ro
Hi-
Sp
ee
dP
eri
ph
era
lG
B
E-N
et
e.g
.M
em
ory
Co
ntr
olle
r
Hi-
Sp
ee
dP
eri
ph
era
lH
i-S
pe
ed
Pe
rip
he
ral
GB
E
-Ne
tG
B
E-N
et
e.g
.M
em
ory
Co
ntr
olle
r
e.g
.M
em
ory
Co
ntr
olle
rArbiter
OP
BO
n-C
hip
Peri
ph
era
l B
us
Ha
rdw
are
De
sig
n
-3
-42
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
LM
B b
usz
•Az
LM
B eg
y ci
klus
úho
zzáf
érés
t biz
tosí
t a d
ual-p
orto
sbl
okk
RAM
m
odul
okho
z
•Az
LM
B eg
y eg
ysze
rősz
inkr
on p
roto
koll
a bl
okk
RAM
-ok
haté
kony
ha
szná
latá
hoz
•Az
LM
B a
Virte
x-II
eszk
özök
ben
max
imum
125
MH
zga
rant
ált
telje
sítm
ényt
biz
tosí
t a lo
kális
mem
ória
alre
ndsz
erbe
n
•D
LMB:
Ada
t int
erfé
sz, l
okál
is m
emór
ia b
usz
(csa
k BR
AM)
•IL
MB:
Uta
sítá
s in
terfé
sz, l
okál
is m
emór
ia b
usz
(csa
k BR
AM)
Ha
rdw
are
De
sig
n
-3
-43
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
LM
B b
usz
idı
zíté
se
•Ál
talá
nos
szab
ály
az L
MB
busz
óra
jel e
lıál
lítás
ára
–A
Mic
roBl
aze
proc
essz
ort,
az L
MB
busz
t és
az O
PB b
uszt
köz
ös ó
raje
lrıl k
ell
mők
ödte
tni !
•H
aszn
álju
nk id
ızíté
si e
lıírá
soka
t az
óraj
el s
ebes
ség
elıí
rásá
ra
Ha
rdw
are
De
sig
n
-3
-44
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Bu
szo
k ö
ssze
fog
lalá
sa
Ha
rdw
are
De
sig
n
-3
-45
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Bu
szo
k ö
ssze
fog
lalá
sa
Ha
rdw
are
De
sig
n
-3
-46
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
–F
SL
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Tar
talo
m
Ha
rdw
are
De
sig
n
-3
-47
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Az
adat
foly
amo
k ke
zelé
s sz
oft
ver
pro
blé
má
k•
Tegy
ük fe
l, ho
gy a
fela
dat e
gy H
W /
SW je
llegő
adat
feld
olgo
zás
a kö
vetk
ezı
jelle
mzı
kkel
:–
Az a
dato
k cs
omag
okba
n va
gy a
datfo
lyam
ként
érk
ezne
k
–D
eter
min
iszt
ikus
kés
lelte
tés
van
a H
W é
s SW
köz
ött
•Le
hets
éges
meg
oldá
si m
ódoz
atok
–D
edik
ált p
erifé
ria e
gysé
g pl
. az
OPB
bus
zon
•So
k fe
lesl
eges
óra
jel c
iklu
s a
adat
átvi
tel s
orán
•C
ímde
kódo
lás
idı
•Ar
bitrá
ció,
HW
/ SW
egy
üttm
őköd
és e
losz
tása
–Sp
eciá
lis u
tasí
tás
beép
ítése
a p
erifé
ria k
ezel
éséh
ez•
A pr
oces
szor
t fel
tartj
a
•A
kom
plex
logi
ka k
ésle
lteté
se á
ltalá
ban
csök
kent
i a C
PU s
ebes
ségé
t
•A
spec
iális
uta
sítá
s ha
szná
lta s
oksz
or k
özve
tlen
asse
mbl
y sz
intő
prog
ram
ozás
t igé
nyel
–FS
L –
Fast
Sim
plex
Link
Gyo
rs e
gyirá
nyú
kapc
sola
t
Ha
rdw
are
De
sig
n
-3
-48
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Mic
roB
laze
FS
L k
apcs
ola
tok
Fle
xib
le S
oft
IPMicroBlaze
32-Bit RISC Core UA
RT
10/1
00
E-N
et
Mem
ory
Co
ntr
olle
r
Küls
ımemória
FL
AS
H/S
RA
M
Fast
Sim
ple
x
Lin
k
0,1
….7
Cu
sto
m
Fu
nct
ion
sC
ust
om
Fu
nct
ion
s
BR
AM
Lo
ca
l M
em
ory
Bu
sD
-Cac
he
BR
AM
I-C
ach
e
BR
AM
Co
nfi
gu
rab
leS
izes
Arbiter
Pro
cess
or
Lo
cal B
us
Ins
tru
ctio
nD
ata
PL
BBus
Bridge
PowerPC
405 Core
Dedicated Hard IP
Arbiter
Pro
cess
or
Lo
cal B
us
Ins
tru
ctio
nD
ata
PL
BBus
Bridge
Bus
Bridge
PowerPC
405 Core
Dedicated Hard IP
PowerPC
405 Core
Dedicated Hard IP
PowerPC
405 Core
Dedicated Hard IP
Po
ssib
le in
Vir
tex™
-II P
ro
Hi-
Sp
ee
dP
eri
ph
era
lG
B
E-N
et
e.g
.M
em
ory
Co
ntr
olle
r
Hi-
Sp
ee
dP
eri
ph
era
lH
i-S
pe
ed
Pe
rip
he
ral
GB
E
-Ne
tG
B
E-N
et
e.g
.M
em
ory
Co
ntr
olle
r
e.g
.M
em
ory
Co
ntr
olle
r
Arbiter
OP
BO
n-C
hip
Peri
ph
era
l B
us
FS
L c
sat
orn
ák
Ha
rdw
are
De
sig
n
-3
-49
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Val
ód
i al
tern
atív
a:
FS
L -
Eg
yirá
nyú
kap
cso
lat
•Eg
yirá
nyú
FIFO
ala
púpo
nt-p
ont k
apcs
olat
ok
•D
edik
ált (
nem
meg
oszt
ott)
és g
aran
tált
100
% h
ozzá
féré
sőcs
ator
na
•D
edik
ált M
icro
Blaz
eC
és
asse
mbl
er u
tasí
táso
k a
könn
yőha
szná
lath
oz
•N
agy
sebe
sség
, a p
roce
sszo
r old
alró
l 2 ó
raje
l hoz
záfé
rési
idı,
600
MH
z le
hets
éges
mők
ödés
i seb
essé
g a
hard
ver
perif
éria
old
alán
•A
Xilin
x Pl
atfo
rm S
tudi
o(X
PS) s
zabv
ány
inte
rfész
kön
yvtá
rábó
l elé
rhet
ı
•
FS
L_
M_
Clk
FS
L_
M_
Dat
a [0
:31
]
FS
L_
M_
Co
ntr
ol
FS
L_
M_
Wri
te
FS
L_
M_F
ull
FS
L_
S_
Clk
FS
L_
S_
Dat
a [0
:31
]
FS
L_
S_
Contr
ol
FS
L_
S_
Rea
d
FS
L_
S_
Ex
ists
FIF
O
32-bit dataF
IFO
Dep
th
Ha
rdw
are
De
sig
n
-3
-50
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Az
FS
L e
lın
yei
•Eg
ysze
rő, g
yors
, kön
nyő
hasz
náln
i•
FSL
és s
peci
ális
uta
sítá
s ös
szeh
ason
lítás
a–
A sp
eciá
lis lo
gika
has
znál
ata
ninc
s ha
táss
al a
z ut
asítá
sdek
ódol
óeg
ység
re–
Az ó
raje
l seb
essé
get a
z új
har
dver
köv
etel
mén
yei n
em la
ssítj
ák le
•Az
FSL
gyo
rsab
b, m
int a
bus
z in
terfé
sz–
Szük
ségt
elen
néte
szi a
bus
z je
lzés
átvi
tele
ket
•N
em k
ell h
ozzá
féré
s ké
rés
•N
em k
ell c
ímde
kódo
lás
•N
em k
ell n
yugt
ázás
, vis
szaj
elzé
s
–A
hard
ver o
ldal
óra
jele
telje
sen
aszi
nkro
n le
het a
CPU
óra
jelh
ez k
épes
t–
Min
imál
is a
szü
kség
es F
PGA
erıf
orrá
sigé
ny–
A pr
oces
szor
t nem
kel
l meg
állít
ani a
kül
sıeg
ység
szi
nkro
nizá
lása
kor
–A
C fo
rdító
t nem
kel
l mód
osíta
ni, e
gysé
ges
keze
lés
egye
di h
ardv
erek
hez
•A
beép
ített
vezé
rlıbi
tek
jele
ntıs
en e
gysz
erős
ítik
a m
egsz
akítá
s lo
giká
t
Ha
rdw
are
De
sig
n
-3
-51
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Az
FS
L f
ıb
b t
ula
jdo
nsá
gai
•Az
FSL
arc
hite
ktúr
a a
felh
aszn
álói
igén
y al
apjá
n au
tom
atik
usan
ge
nerá
lhat
ó.
•Az
erı
forrá
sigé
ny 2
1 és
451
sze
let (
1LU
T4 +
1D
FF) k
özöt
t moz
og
•Az
FSL
egy
ség
lehe
t mes
ter v
agy
szol
ga
•R
ende
lkez
ik e
gy fü
gget
len
vezé
rlıbi
t csa
torn
ával
•A
Mic
roBl
aze
8 pá
rhuz
amos
FSL
csa
torn
a be
építé
sét e
nged
i meg
•Eg
ysze
rőC
hív
ási m
echa
nizm
us a
Mic
roBl
aze-
hez
–El
ıre
defin
iált
beép
ített
ford
ítófü
ggvé
nyek
–O
pcio
nális
an a
ssem
bler
uta
sítá
sok
is h
aszn
álha
tók
Ha
rdw
are
De
sig
n
-3
-52
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Az
FS
L f
ıb
b t
ula
jdo
nsá
gai
•Ko
nfig
urál
ható
adat
busz
szé
less
égek
–8,
16,
32
bit
•Ko
nfig
urál
ható
FIFO
mél
ység
–1-
tıl 8
193-
ig
–(k
is m
éret
nél S
RL1
6, n
agyo
bbná
l blo
kk R
AM h
aszn
álat
ával
)
•A
Mic
roBl
aze-
hez
képe
st s
zink
ron
vagy
asz
inkr
on ó
raje
lezé
s le
hetı
sége
•Vá
lasz
that
óop
ciók
ént k
iegé
szítı
vezé
rlıbi
t has
znál
ata
•Bl
okko
lóés
nem
blo
kkol
ósz
oftv
er u
tasí
táso
k az
ada
t és
vezé
rlési
mód
ki
alak
ításá
ra (g
etés
pu
t)
•Eg
ysze
rősz
oftv
er in
terfé
sz e
lıre
def
iniá
lt C
uta
sítá
sokk
al.
•Au
tom
atik
usan
gen
erál
t C n
yelv
őm
egha
jtóm
odul
ok
Ha
rdw
are
De
sig
n
-3
-53
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Ellen
ırz
ıké
rdés
ek
•M
i az
elın
ye a
mem
óriá
ba á
gyaz
ott D
CR
meg
való
sítá
snak
?
•M
i a h
átrá
nya
a m
emór
iába
ágy
azot
t DC
R m
egva
lósí
tásn
ak?
•M
ilyen
bus
zoka
t fog
lal m
agáb
a a
Cor
eCon
nect
szab
vány
?
•M
i a m
axim
ális
telje
sítm
ény
az L
MB
busz
on a
Virt
ex
-II e
szkö
zökö
n?
Ha
rdw
are
De
sig
n
-3
-54
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Vál
aszo
k
•M
i az
elın
ye a
mem
óriá
ba á
gyaz
ott D
CR
meg
való
sítá
snak
?–
Nem
igén
yli b
eille
szte
tt gé
pi u
tasí
táso
k ha
szná
latá
t a D
CR
regi
szte
rek
hozz
áfér
éséh
ez
•M
i a h
átrá
nya
a m
emór
iába
ágy
azot
t DC
R m
egva
lósí
tásn
ak?
–PL
B va
gy O
PB á
tvite
li ci
klus
okat
has
znál
DC
R re
gisz
ter h
ozzá
féré
shez
•M
ilyen
bus
zoka
t fog
lal m
agáb
a a
Cor
eCon
nect
szab
vány
?–
PLB,
OPB
és
DC
R
•M
i a m
axim
ális
telje
sítm
ény
az L
MB
busz
on a
Virt
ex
-II e
szkö
zökö
n?–
125
MH
z
Ha
rdw
are
De
sig
n
-3
-55
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Ellen
ırz
ıké
rdés
ek
•M
i az
FSL?
•M
enny
i FSL
csa
torn
a ha
szná
lhat
óeg
y M
icro
Blaz
epr
oces
szor
on?
•M
ilyen
mód
on ja
vítja
az
FSL
csat
orna
has
znál
ata
a re
ndsz
er
telje
sítm
ényt
?
Ha
rdw
are
De
sig
n
-3
-56
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Vál
aszo
k
•M
i az
FSL?
–Az
FSL
egy
ded
ikál
t egy
irány
úFI
FO tí
pusú
átvi
teli
csat
orna
•M
enny
i FSL
csa
torn
a ha
szná
lhat
óeg
y M
icro
Blaz
epr
oces
szor
on?
–M
axim
um 8
, tet
szıl
eges
bem
enet
i és
kim
enet
i irá
ny m
egos
ztás
ban
•M
ilyen
mód
on ja
vítja
az
FSL
csat
orna
has
znál
ata
a re
ndsz
er
telje
sítm
ényt
?–
Miv
el e
z eg
y de
diká
lt po
nt-p
ont k
apcs
olat
, az
átvi
telt
nem
terh
eli h
ozzá
féré
s ké
rés,
cím
zés
stb.
Gar
antá
lt ké
t óra
jel c
iklu
s ad
atát
vite
li ké
slel
teté
s is
el
érhe
tı.
Ha
rdw
are
De
sig
n
-3
-57
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m•
Busz
1x1
: Mes
ter,
szol
ga, b
uszh
ozzá
féré
s ki
oszt
ó–
PLB
–O
PB–
DC
R–
OC
M–
LMB
–FS
L
•P
roce
sszo
r h
aszn
álat
i ese
tek
beá
gya
zott
ren
dsz
erek
ben
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje•
Mic
roBl
aze
konf
igur
áció
k•
A Po
wer
PC p
roce
sszo
r pro
gram
ozói
mod
ellje
•A
Pow
erPC
rese
tára
mkö
re•
A Vi
rtex-
II Pr
oJT
AG k
onfig
urác
iója
Ha
rdw
are
De
sig
n
-3
-58
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Pro
cess
zor
has
znál
ati
ese
tek
•M
agas
fokú
inte
grál
ság
•Te
ljes
perif
éria
kész
let
•Te
ljes
RTO
S
•H
iera
rchi
kus
busz
rend
szer
•Ko
mpl
ex h
álóz
ati é
s rá
diós
al
kalm
azás
ok
•N
agy
telje
sítm
ényi
gény
•Kö
zepe
s kö
ltség
•N
éhán
y pe
rifér
ia
•Es
etle
g R
TOS,
futta
tó
•Bu
szst
rukt
úra
•Ve
zérlé
si é
s ip
ari
alka
lmaz
ások
•Kö
zepe
s te
ljesí
tmén
yigé
ny
•M
inim
ális
köl
tség
, Nin
csen
ek
perif
ériá
k
•N
incs
RTO
S, fu
ttató
•N
incs
bus
zstru
ktúr
a, c
sak
GPI
O,
•Pl
. VG
A &
LCD
vezé
rlés
•Ki
csi/N
agyo
bb te
ljesí
tmén
yigé
ny
12
3
Eg
ysze
rőve
zérl
ésM
ikro
vezé
rlı
Beá
gya
zott
re
nd
szer
Range of Use Models
Ha
rdw
are
De
sig
n
-3
-59
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m•
Busz
1x1
: Mes
ter,
szol
ga, b
uszh
ozzá
féré
s ki
oszt
ó–
PLB
–O
PB–
DC
R–
OC
M–
LMB
–FS
L
•Pr
oces
szor
has
znál
ati e
sete
k be
ágya
zott
rend
szer
ekbe
n•
A M
icro
Bla
zep
roce
sszo
r p
rog
ram
ozó
i mo
del
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje•
A Po
wer
PCre
setá
ram
köre
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-60
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A M
icro
Bla
zep
roce
sszo
r•
Beág
yazo
tt lá
gy R
ISC
pro
cess
zor
–32
bit a
dat
–32
bit u
tasí
tás
szó
(hár
om o
pera
ndus
és k
ét c
ímzé
si m
ód)
–32
álta
láno
s cé
lúre
gisz
ter(
32bi
t szé
lese
k)
–3
foko
zató
futó
szal
ag(e
gysz
erre
egy
uta
sítá
st in
dít)
•M
icro
Blaz
ev5
.0 5
foko
zatú
feld
olgo
zólá
nc
–M
SB a
nag
yobb
cím
en (B
ig-e
ndia
n fo
rmát
um)
•Bu
szok
–
Tisz
tán
Har
vard
arc
hite
ktúr
a, k
ülön
uta
sítá
s és
ada
tbus
zok
–Fü
gget
len
OPB
(Cor
eCon
nect
szab
vány
) uta
sítá
s és
ada
tbus
zok
–Fü
gget
len
LMB
utas
ítás
és a
dat b
uszo
k a
loká
lis (g
yors
) BR
AM m
emór
ia in
terfé
szhe
z
–8
függ
etle
n FS
L cs
ator
na: D
edik
ált p
ont-p
ont k
apcs
olat
ada
tfoly
am á
tvite
lekh
ez
–Ké
t füg
getle
n XC
L ca
che
adat
átvi
teli
csat
orna
az
utas
ítás
és a
dat g
yors
ítótá
rakh
oz, 4
sz
avas
hoz
záfé
rése
kkel
és
a kr
itiku
s ké
rés
elsı
bbsé
gi k
iszo
lgál
ásán
ak k
épes
ségé
vel
Ha
rdw
are
De
sig
n
-3
-61
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A M
icro
Bla
zep
roce
sszo
r•
ALU
–H
ardv
er s
zorz
óva
gy D
SP48
mod
ul h
aszn
álat
a az
úja
bb e
szkö
zökb
en–
Párh
uzam
os B
arre
l shi
fter(
egyc
iklu
sos,
tets
zıle
ges
mér
ető
elto
lás)
•Le
begı
pont
os e
gysé
g–
IEEE
754
szi
mpl
apon
toss
ágú
lebe
gıpo
ntos
sza
bván
ynak
meg
fele
lı–
Mőv
elet
ek: ö
ssze
adás
, kiv
onás
, szo
rzás
, osz
tás
és ö
ssze
haso
nlítá
s
•Pr
ogra
m s
zám
láló
•U
tasí
tás
dekó
der
•32
bite
sre
gisz
tere
k•
Uta
sítá
s ca
che
–Kö
zvet
len
leké
pezé
s,
–Ko
nfig
urál
ható
hozz
áfér
és a
z O
PB b
uszo
n va
gy a
z XC
L cs
ator
náko
n ke
resz
tül
–Ko
nfig
urál
ható
mér
et —
2 KB
, 4 K
B, 8
KB,
16
KB, 3
2 KB
, 64
KB–
3x -
6x g
yors
ítás
a 60
ns
(16
MH
z)se
bess
égő
küls
ım
emór
iábó
l fut
ópr
ogra
mvé
greh
ajtá
shoz
kép
est
Ha
rdw
are
De
sig
n
-3
-62
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A M
icro
Bla
zete
ljes
ítm
énye
Min
den
utas
ítás
végr
ehaj
tás
egy
óraj
el c
iklu
s, k
ivév
e…–
Mem
ória
mőv
elet
ek (L
oad
/ Sto
re)(
2 ór
ajel
cik
lus)
–Sz
orzá
s(2
óra
jel c
iklu
s)–
Prog
ram
elág
azás
(3 ó
raje
l cik
lus,
de le
het 1
óra
jel c
iklu
s is
)
•M
őköd
ési f
rekv
enci
a ad
atok
–18
0 M
Hz
a Vi
rtex-
4 LX
(-12
) esz
közö
kön
–15
0 M
Hz
aVi
rtex-
II Pr
o(-7
) esz
közö
kön
–10
0 M
Hz
a Sp
arta
n-3
(-5) e
szkö
zökö
n
•D
hrys
tone
-MIP
s(2
.1 s
zabv
ány
szer
inti)
érét
kek
LMB
BRAM
hasz
nála
tako
r–
166
MH
za
Virte
x-4
LX (-
12) e
szkö
zökö
n–
138
MH
z a
Virte
x-II
Pro
(-7) e
szkö
zökö
n–
92 M
Hz
a Sp
arta
n-3
(-5) e
szkö
zökö
n
•M
axim
ális
telje
sítm
ény
0.92
DM
IPS
/ MH
z•
Köze
lítıl
eg12
69 L
UT
a Vi
rtex-
4-be
n, 1
225
LUT
a Vi
rtex-
II-be
nés
131
8 LU
T a
Spar
tan
3-ba
n
Ha
rdw
are
De
sig
n
-3
-63
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A M
icro
Bla
zem
em
óri
a té
rkép
e
•M
emór
ia é
s pe
rifér
iák
–A
Mic
roBl
aze
proc
essz
or32
bite
s cí
mzé
st h
aszn
ál
•Sp
eciá
lis c
ímek
–A
Mic
roBl
aze
proc
essz
orfe
lhas
znál
óál
tal í
rhat
ó(R
AM) m
emór
iát k
íván
a
0x00
0000
00 -
0x00
0000
4F c
ímek
en
–M
inde
n ve
ktor
két
cím
et fo
glal
el,
két
utas
ításb
ól á
ll. A
z el
sıeg
y IM
M c
ím
spec
ifiká
ció,
a m
ásod
ik e
gy B
RAI
uta
sítá
s,
amel
y íg
y a
telje
s 4G
B m
emór
ia ta
rtom
ányt
el
érhe
ti 0x
0000
_000
0
0x00
00_0
008
0x00
00_0
010
0xF
FF
F_F
FF
F
0x00
00_0
018
Res
et A
dd
ress
Exc
epti
on
Ad
dre
ss
Inte
rru
pt
Ad
dre
ss
LM
B M
emo
ry
Res
erve
d
OP
B M
emo
ry
Per
iph
eral
s
0x00
00_0
020
0x00
00_0
028
0x00
00_0
04F
Bre
ak
Har
dw
are
Exc
epti
on
Ha
rdw
are
De
sig
n
-3
-64
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Bla
zeko
nfi
gu
ráci
ók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-65
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Bu
sz k
on
fig
urá
ció
s le
he
tısé
gek
Ha
rdw
are
De
sig
n
-3
-66
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
1. k
on
fig
urá
ció
•N
agy
küls
ıut
asítá
s m
emór
ia
•G
yors
bel
sıut
asítá
s m
emór
ia(B
RAM
)
•N
agy
küls
ıad
at
mem
ória
•G
yors
bel
sıad
atm
emór
ia(B
RAM
)
Ha
rdw
are
De
sig
n
-3
-67
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
2. k
on
fig
urá
ció
•N
agy
küls
ıut
asítá
s m
emór
ia
•N
agy
küls
ıad
at
mem
ória
•G
yors
bel
sıad
at
mem
ória
(BR
AM)
Ha
rdw
are
De
sig
n
-3
-68
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
3. k
on
fig
urá
ció
•G
yors
bel
sıut
asítá
s m
emór
ia(B
RAM
)
•N
agy
küls
ıad
atm
emór
ia
•G
yors
bel
sıad
atm
emór
ia(B
RAM
)
Ha
rdw
are
De
sig
n
-3
-69
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
4. k
on
fig
urá
ció
•N
agy
küls
ıut
asítá
s m
emór
ia
•G
yors
bel
sıut
asítá
s m
emór
ia(B
RAM
)
•N
agy
küls
ıad
at
mem
ória
Ha
rdw
are
De
sig
n
-3
-70
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
5. k
on
fig
urá
ció
•N
agy
küls
ıut
asítá
s m
emór
ia
•N
agy
küls
ıad
at
mem
ória
Ha
rdw
are
De
sig
n
-3
-71
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
6. k
on
fig
urá
ció
•G
yors
bel
sıut
asítá
s m
emór
ia(B
RAM
)
•N
agy
küls
ıad
at
mem
ória
Ha
rdw
are
De
sig
n
-3
-72
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Po
wer
PC
pro
cess
zor
pro
gra
mo
zói m
od
ellje
•A
Pow
erPC
rese
tára
mkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-73
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A P
ow
erP
C p
roce
sszo
r
Meg
jeg
yzés
: A
z O
CM
bu
sz a
val
ósá
gb
an n
incs
kap
cso
latb
an a
cac
he
vezé
rlı
vel
Ha
rdw
are
De
sig
n
-3
-74
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
A P
ow
erP
C p
roce
sszo
r
•A
Pow
erPC
meg
való
sítá
s eg
y32
bite
s be
ágya
zott
körn
yeze
t ar
chite
ktúr
a•
Beág
yazo
tt re
ndsz
er a
lkal
maz
ások
tám
ogat
ása
–R
ugal
mas
mem
ória
men
edzs
men
t–
Szor
zás
és ö
ssze
gzés
uta
sítá
s a
szám
ítási
gény
es a
lkal
maz
ások
hoz
–Ja
víto
tt hi
bake
resé
si k
épes
sége
k–
64bi
tes
idıa
lap
–Pr
ogra
moz
ható
(PIT
), és
fix
(FIT
)int
erva
llum
idız
ítık,
és”w
atch
dog”
idız
ítık
•Te
ljesí
tmén
ynöv
elı
tula
jdon
ságo
k–
Stat
ikus
elá
gazá
s jó
slás
–5
foko
zatú
futó
szal
ag–
Har
dver
szo
rzás
/osz
tás
a gy
ors
egés
z ar
itmet
ikáh
oz–
Javí
tott
kara
kter
lánc
és
több
ször
ös s
zóke
zelé
s–
Min
imal
izál
t meg
szak
ítás
késl
elte
tés
Ha
rdw
are
De
sig
n
-3
-75
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Po
wer
PC
•M
emór
ia é
s pe
rifér
iák
–A
PPC
405
32 b
ites
cím
zést
has
znál
•Sp
eciá
lis c
ímek
–M
inde
n Po
wer
PC
rend
szer
ben
a R
ESET
vek
tor c
íme
0xFF
FFFF
FC,
tehá
t itt
kell
lenn
ie a
z in
dító
szek
torn
ak
–A
min
imál
is p
rogr
amm
emór
ia a
0x
FFFF
0000
to 0
xFFF
FFFF
Fcí
mek
kö
zötti
foly
tono
s cí
mta
rtom
ányt
tölti
ki.
–H
a va
n m
egsz
akítá
s ke
zelı
, akk
or a
m
egsz
akítá
svek
torn
ak e
gy 6
4k
blok
khat
áron
kel
l len
nie
0x00
00_0
000
0xFF
FF_0
000
0xFF
FF_F
FFC
Perip
hera
ls
PLB/
OPB
Mem
ory
PLB/
OPB
Mem
ory
Res
et A
ddre
ss
Ha
rdw
are
De
sig
n
-3
-76
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Po
wer
PC
rese
tár
amkö
re
•A
Virte
x-II
Pro
JTAG
kon
figur
áció
ja
Ha
rdw
are
De
sig
n
-3
-77
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Res
et in
terf
ész
Kim
enet
—Te
ljes
rend
szer
RES
ET je
lzés
eC
405R
STSY
SRES
ETR
EQ
Kim
enet
—C
PU é
s a
bels
ıpe
rifér
ia R
ESET
jelz
ése
C40
5RST
CH
IPR
ESET
REQ
Kim
enet
—U
tasí
tás
és a
dat c
ache
RES
ET je
lzés
eC
405R
STC
OR
ERES
ETR
EQ
Bem
enet
—Te
ljes
rend
szer
, CPU
mag
, FPG
A és
kü
lsı
kom
pone
ns R
ESET
RST
C40
5RES
ETSY
S
Bem
enet
—Te
ljes
CPU
mag
és
a be
lsı
perif
éria
R
ESET
RST
C40
5RES
ETC
HIP
Bem
enet
—Ad
at é
s ut
asítá
s ca
che
RES
ETR
STC
405R
ESET
CO
RE
Uta
sítá
sN
év
Ha
rdw
are
De
sig
n
-3
-78
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PR
OC
_S
YS
_R
ES
ET
•Az
asz
inkr
on k
ülsı
RES
ET b
emen
etet
az
óraj
el s
zink
roni
zálja
•Az
asz
inkr
on k
ülsı
segé
d R
ESET
bem
enet
et is
az
óraj
el s
zink
roni
zálja
•M
inké
t kül
sıR
ESET
bem
enet
pol
aritá
sa v
álas
ztha
tó(a
ktív
mag
as, a
ktív
ala
cson
y)
•Be
állít
ható
az e
lfoga
dott
RES
ET im
pulz
us m
inim
ális
szé
less
ége
•Be
állít
ható
a te
rhel
és e
losz
tás
•Az
FPG
A di
gitá
lis ó
raje
l men
edzs
er m
odul
DC
Mzá
rt ál
lapo
tjelz
ıje
is b
emen
et
•Be
kapc
solá
si R
ESET
elı
állít
ása
•Az
indu
lásn
ál a
jele
k so
rrend
ben
aktiv
izál
ódna
k:
–1.
fázi
s—
A bu
sz re
ndsz
er e
lem
ei a
ktív
vává
lnak
•Pé
ldáu
l a P
LB é
sO
PB h
ozzá
féré
s ve
zérlı
k, é
s bu
sz k
apcs
olat
hid
ak
–2.
fázi
s—
A pe
rifér
iák
16 ó
raje
llel k
ésıb
b vá
lnak
akt
ívvá
•Pé
ldáu
l UAR
T, S
PI, é
s IIC
–3.
fázi
s —
A C
PU16
óra
jelle
l a p
erifé
riák
után
vál
ik a
ktív
vá
Ha
rdw
are
De
sig
n
-3
-79
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PR
OC
_S
YS
_R
ES
ET
T
ula
jdo
nsá
go
k
1To
vább
i per
iféria
RES
ET je
leke
t gen
erál
. Ez
javí
that
ja a
jel t
erhe
lésé
t és
huza
lozh
atós
ágát
. Álta
láno
san,
legy
en m
inde
n pe
rifér
iána
k sa
ját p
erifé
ria
RES
ET je
le.
C_N
UM
_PE
RP
_RS
T
1To
vább
i Bus
_Stru
ct_R
eset
jele
t gen
erál
. Ez
javí
that
ja a
jel t
erhe
lésé
t és
huza
lozh
atós
ágát
. Álta
láno
san,
min
den
busz
nak
legy
en s
aját
Bu
s_St
ruct
_Res
etje
le
C_N
UM
_BU
S_R
ST
1A
küls
ıse
géd
RES
ET a
ktív
szi
ntjé
t hat
ároz
za m
eg.H
a 0,
akk
or a
kül
sıse
géd
RES
ET a
lacs
ony
érté
ke fo
gja
indí
tani
a R
ESET
foly
amat
ot a
z ór
ajel
fe
lfutó
élér
e
C_A
UX
_RE
SE
T_H
IGH
1A
küls
ıR
ESET
akt
ív s
zint
jét h
atár
ozza
meg
.Ha
1, a
kkor
a k
ülsı
RES
ET
mag
as é
rtéke
fogj
a in
díta
ni a
RES
ET fo
lyam
atot
az
óraj
el fe
lfutó
élér
eC
_EX
T_R
ES
ET
_HIG
H
4A
küls
ıse
géd
RES
ET p
ulzu
s m
inim
ális
det
ektá
lási
szé
less
égét
hat
ároz
za
meg
C_A
UX
_RS
T_W
IDT
H
4A
küls
ıR
ESET
pul
zus
min
imál
is d
etek
tálá
si s
zéle
sség
ét h
atár
ozza
meg
C_E
XT
_RS
T_W
IDT
H
Alap
érté
kLe
írás
Tu
lajd
on
ság
Ha
rdw
are
De
sig
n
-3
-80
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
PR
OC
_S
YS
_R
ES
ET
pél
da
•H
aC
_EXT
_RST
_WID
TH =
5 é
s C
_EXT
_RES
ET_H
IGH
= 0
, akk
or a
kü
lsı
Ext_
Res
et_I
nje
lnek
lega
lább
5 ó
raje
llell
korá
bban
akt
ívvá
kell
váln
ia é
s fo
lyam
atos
an a
ktív
nak
kell
mar
adni
a, h
ogy
a R
ESET
foly
amat
ér
vény
re ju
sson
.1
23
45
6
Ha
rdw
are
De
sig
n
-3
-81
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Tar
talo
m
•Bu
sz 1
x1: M
este
r, sz
olga
, bus
zhoz
záfé
rés
kios
ztó
–PL
B
–O
PB
–D
CR
–O
CM
–LM
B
•A
Mic
roBl
aze
proc
essz
or p
rogr
amoz
ói m
odel
lje
•M
icro
Blaz
eko
nfig
urác
iók
•A
Pow
erPC
pro
cess
zor p
rogr
amoz
ói m
odel
lje
•A
Pow
erPC
rese
tára
mkö
re
•A
Vir
tex-
II P
roJT
AG
ko
nfi
gu
ráci
ója
Ha
rdw
are
De
sig
n
-3
-82
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
JTA
G T
AP
op
ció
k
•Te
rvez
ési i
dıbe
n el
dönt
hetı
, hog
y az
FPG
A fe
lkon
figur
álás
a ut
án a
Po
wer
PCpr
oces
szor
/pro
cess
zoro
k JT
AG T
AP in
terfé
sze
a az
FPG
A JT
AG T
AP in
terfé
szév
el k
özös
lánc
ba k
apcs
olód
jon
vagy
mar
adjo
n fü
gget
len
lánc
•Ez
t a m
egfe
lelı
proc
essz
or J
TAG
PPC
blo
kkjá
nak
kiha
gyás
ával
, vag
y be
illesz
tésé
vel t
ehet
jük
meg
.
Ha
rdw
are
De
sig
n
-3
-83
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
JTA
G T
AP
op
ció
k
•M
inta
MH
S fá
jl a
kom
biná
lt JT
AG lá
nc e
seté
re
•Be
kapc
solja
a P
ower
PC
JTAG
TAP
vez
érlı
jét a
z FP
GA
dedi
kált
JTAG
lá
ncáb
a a
felk
onfig
urál
ás u
tán
Ha
rdw
are
De
sig
n
-3
-84
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Vir
tex-
II P
roM
ego
szto
tt J
TA
G lá
nc
•Fe
lhas
znál
óál
tal d
efin
iált
JTAG
lába
k–
Közv
etle
n, le
vála
szto
tt ka
pcso
lat a
PPC
405
JTAG
TA
P in
terfé
szhe
z
–A
JTAG
PPC
blo
kk n
incs
ha
szná
lva
az F
PGA
terv
ében
–A
levá
lasz
tott
lánc
tá
mog
atja
a b
eágy
azot
t re
ndsz
er fe
jlesz
tési
és
hiba
kere
sési
esz
köze
it
TD
OT
DI
PP
C
40
5
Az FPGA
felhasználó
által definiált
lábai
Fix/dedikált JTAG
lábak az FPGA
áramkörön
CP
UJ
TA
G
DE
BU
G P
OR
T
FP
GA
JT
AG
C
ON
FIG
PO
RT
Ha
rdw
are
De
sig
n
-3
-85
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Vir
tex-
II P
roE
gye
síte
ttJT
AG
lán
c
•A
JTAG
PPC
blo
kk h
aszn
álat
a–
Inte
grál
ja a
PPC
405
proc
essz
ort a
z FP
GA
JTAG
lá
ncáv
al a
ded
ikál
t JTA
G
lába
kon
kere
sztü
l
–Az
egy
esíte
tt lá
nc tá
mog
atja
a
fejle
sztı
és h
ibak
eres
ıes
zköz
öket
•C
hipS
cope
Pro
(PC
4)
•iM
PAC
T(P
C4)
•G
DB
(PC
4)
•Si
ngle
Step
XE
(vis
ionP
RO
BEII
)
PP
C
40
5
Az FPGA
felhasználó
által definiált
lábai
Fix/dedikált JTAG
lábak az FPGA
áramkörön
CP
U J
TA
G
DE
BU
G P
OR
T
FP
GA
JT
AG
C
ON
FIG
PO
RT
TDO
TDI
JT
AG
PP
C
Ha
rdw
are
De
sig
n
-3
-86
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Vir
tex-
II P
ro
Eg
yesí
tett
JTA
G lán
c•
Ha
aJT
AG P
PC v
ezér
lıha
szná
latá
val k
apcs
olju
k a
Pow
erPC
405
CPU
-t az
egy
esíte
tt JT
AG lá
ncba
az
FPG
A-va
l, ak
kor m
inde
n Po
wer
PC
405
mag
ot ö
ssze
kapc
solu
nk e
gy V
irtex
-II P
ro
mul
ti-C
PU
konf
igur
áció
ba
Ha
rdw
are
De
sig
n
-3
-87
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
FP
GA
JT
AG
lán
c ö
ssze
fog
lalá
s
•Po
wer
PC
405
inte
grál
t har
dver
CPU
-kTC
K, T
MS,
TD
I, és
TDO
lába
i ko
nfig
urál
ható
kapc
sola
tok
•A
Virte
x-II
Pro
JTAG
TAP
IR u
tasí
tásr
egis
zter
e 6
bite
s, e
hhez
adó
dik
hozz
áa
CPU
-k4
–4
-bite
s ut
asítá
sreg
iszt
ere
–Ö
ssze
sen
10 e
gy C
PU e
seté
n —
pl. 2
VP4/
7
–Ö
ssze
sen
14 k
étC
PU e
seté
n —
pl. 2
VP20
/30/
40/5
0/70
/100
–Ö
ssze
sen
22 n
égy
CPU
—pl
. 2VP
125
•A
JTAG
TAP
uta
sítá
sreg
iszt
er s
zéle
sség
et a
zono
s ér
téke
n ke
ll ta
rtani
az
FPG
A fe
lkon
figur
álás
a el
ıtt é
s ut
án
•Eg
y EX
TRA
regi
szte
r kom
penz
álja
a h
iány
zóC
PU IR
regi
szte
r bite
ket a
ko
nfig
urác
ióel
ıtt é
s ut
án, h
a a
CPU
JTA
G lá
baka
t álta
láno
s I/O
lába
kra
kötjü
k (a
mik
or a
JTAG
PPC
blo
kkot
nem
has
znál
juk)
Ha
rdw
are
De
sig
n
-3
-88
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
JTA
G lán
c ka
pcs
ola
tok
Az
FP
GA
ko
nfi
gu
ráci
ója
elı
tt
Ha
rdw
are
De
sig
n
-3
-89
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
JTA
G lán
c ka
pcs
ola
tok
Ko
nfi
gu
ráci
óu
tán
/ Szé
tvál
aszt
ott
JTA
G lá
nc
CPU
TD
I
CPU
TD
O
Ha
rdw
are
De
sig
n
-3
-90
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
JTA
G lán
c ka
pcs
ola
tok
Ko
nfi
gu
ráci
óu
tán
/ Eg
yesí
tett
JTA
G lá
nc
Ha
rdw
are
De
sig
n
-3
-91
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
JTA
G k
on
fig
urá
ció
Ind
ítás
az
egye
síte
tt J
TA
G lá
ncr
ól
•Az
egy
esíte
ttJT
AG lá
nc le
hetı
véte
szi a
felk
onfig
urál
t FPG
A C
PU é
s kü
lsı
mem
óriá
k az
onos
idıb
en tö
rténı
indí
tásá
t
•A
JTAG
inte
rfész
en k
eres
ztül
a re
ndsz
er k
onfig
urác
iós
lépé
sei a
kö
vetk
ezık
lehe
tnek
:–
Az F
PGA
felk
onfig
urál
ása
–Vá
rako
zás,
am
íg a
z FP
GA
kilé
p a
konf
igur
áció
s m
ódbó
l
–A
CPU
, CPU
cac
hem
emór
iák,
az
OC
M, é
s a
CPU
álta
l elé
rhet
ıkü
lsı
mem
óriá
k ko
nfig
urál
ása
–A
CPU
PC
regi
szte
r beá
llítá
sa a
pro
gram
kód
kezd
ıcím
ére
–Pr
ogra
mkó
d vé
greh
ajtá
sa
•A
JTAG
par
ancs
ok, m
int S
VF u
tasí
táso
k le
hetn
ek a
kon
figur
áció
s m
emór
iába
n
Ha
rdw
are
De
sig
n
-3
-92
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Ellen
ırz
ıké
rdés
ek
•M
ilyen
kap
csol
atot
kel
l kié
píte
ni a
IBM
Pow
erPC
proc
essz
oron
futó
szof
tver
fejle
szté
séhe
z/hi
bake
resé
séhe
z?
•H
ol ta
lálh
atók
a M
icro
Blaz
epr
oces
szor
köv
etke
zıve
ktor
ai?
–R
eset
–In
terru
pt
–Ex
cept
ion
•H
a va
n LM
B m
emór
ia a
rend
szer
ben,
akk
or h
ol v
an a
pro
gram
kód
kezd
ıcím
e?
•H
ol ta
lálh
ató
a Po
wer
PC p
roce
sszo
r Res
etve
ktor
a?
Ha
rdw
are
De
sig
n
-3
-93
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
Vál
aszo
k•
Mily
en k
apcs
olat
ot k
ell k
iépí
teni
a IB
M P
ower
PC
proc
essz
oron
futó
szof
tver
fejle
szté
séhe
z/hi
bake
resé
séhe
z?–
A Po
wer
PCJT
AG k
apcs
olat
ot, v
agy
függ
etle
n lá
bako
n, v
agy
a JT
AGPP
C
blok
kon
kere
sztü
l
•H
ol ta
lálh
atók
a M
icro
Blaz
epr
oces
szor
köv
etke
zıve
ktor
ai?
–R
eset
0x00
0000
00–
Inte
rrupt
0x00
0000
10–
Exce
ptio
n0x
0000
0008
•H
a va
n LM
B m
emór
ia a
rend
szer
ben,
akk
or h
ol v
an a
pro
gram
kód
kezd
ıcím
e?–
0x00
0000
50
•H
ol ta
lálh
ató
a Po
wer
PC p
roce
sszo
r Res
etve
ktor
a?–
0xFF
FFFF
FC
Ha
rdw
are
De
sig
n
-3
-94
©2004 Xilinx, Inc. All Rights Reserved
Kiz
áró
lag
okta
tási
célr
a
To
váb
bi in
form
áció
k
•Es
zköz
ök d
okum
entá
ciój
a–
Pro
ce
ssor
IP R
efe
rence G
uid
e
•Pr
oces
szor
ok d
okum
entá
ciój
a–
Pow
erP
C P
roce
ssor
Refe
rence G
uid
e
–P
ow
erP
C 4
05 P
roce
ssor
Blo
ck R
efe
rence G
uid
e
–M
icro
Bla
ze P
rocessor
Refe
rence G
uid
e
•H
aszn
os W
EB o
ldal
ak–
EDK
Hom
e Pa
ge: s
uppo
rt.xi
linx.
com
/edk