disclaimer - inha · 2010-10-18 · iec 61850 변전소 자동화 시스템 네트워크...
TRANSCRIPT
저 시 2.0 한민
는 아래 조건 르는 경 에 한하여 게
l 저 물 복제, 포, 전송, 전시, 공연 송할 수 습니다.
l 차적 저 물 성할 수 습니다.
l 저 물 리 목적 할 수 습니다.
다 과 같 조건 라야 합니다:
l 하는, 저 물 나 포 경 , 저 물에 적 된 허락조건 명확하게 나타내어야 합니다.
l 저 터 허가를 면 러한 조건들 적 되지 않습니다.
저 에 른 리는 내 에 하여 향 지 않습니다.
것 허락규약(Legal Code) 해하 쉽게 약한 것 니다.
Disclaimer
저 시. 하는 원저 를 시하여야 합니다.
공학 사학
IEC 61850 실시간 향상 한
컨트 러
Implementation of Ethernet Controller to Improve
Real-Time Characteristics for IEC 61850
2010 2월
하 학 학원
보공학과( 보통신공학 공)
공학 사학
IEC 61850 실시간 향상 한
컨트 러
Implementation of Ethernet Controller to Improve
Real-Time Characteristics for IEC 61850
2010 2월
지도 수 재
사학 함
하 학 학원
보공학과( 보통신공학 공)
I
사학 함.
월
주심
심
원
II
목 차
그림 차 ··························································································································· Ⅳ
차 ······························································································································· Ⅵ
··························································································································· Ⅶ
··························································································································· Ⅷ
1 ·························································································································· 1
1.1 연 경 ················································································································· 1
1.2 연 내 ······················································································· 2
2 경지식 ·················································································································· 3
2.1 IEC 61850 ·············································································································· 3
2.1.1 IEC 61850 능 계층 ·········································································· 3
2.1.2 IEC 61850 프 스택 ·········································································· 5
2.2 ······················································································································· 7
2.2.1 프 ································································································· 7
2.2.2 CSMA/CD ········································································································ 8
2.2.3 Switched-Ethernet ······················································································· 8
2.2.4 IEEE 802.1Q/p ······························································································ 9
3 우 순 블 킹과 EP-Ethernet ··································································· 11
3.1 우 순 블 킹 ·································································································· 11
3.2 EP-Ethernet ········································································································ 12
4 Open Ethernet MAC IP Core ······································································· 14
4.1 Ethernet MAC IP ················································································ 14
4.2 듈 ·············································································································· 15
4.3 Wishbone 스 듈 ·············································································· 17
4.3.1 WISHBONE 스 ························································································ 17
4.3.2 스크립 ··························································································· 18
4.3.3 WISHBONE 스 ······························································ 22
5 EP-Ethernet 컨트 러 계 ······································································· 26
5.1 듈 ·············································································································· 26
III
5.2 WISHBONE 스 듈 ·········································································· 27
5.2.1 스크립 리 ······································································· 28
5.2.2 프 보 ··········································································· 28
5.2.3 우 순 감지 프 리 ······················································· 29
6 개 경 ·············································································································· 31
6.1 개 경 ·············································································································· 31
6.2 MicroBlaze 연동 ························································································· 31
7 능 평가 ·············································································································· 33
7.1 시험 ························································································································ 33
7.2 능 ·············································································································· 34
7.2.1 802.1Q/p ························································································· 34
7.2.2 EP-Ethernet ·················································································· 36
7.3 시험 결과 ·············································································································· 37
7.3.1 비실시간 프 없는 802.1Q/p ························································· 38
7.3.2 802.1Q/p 시험 결과 ··············································································· 39
7.3.3 EP-Ethernet 시험결과 ·········································································· 41
8 결 ························································································································ 43
IV
그림 목차
그림 1. 변 동 시스 [5] ····································································· 1
그림 2 IEC 61850 능 계층[5] ········································································· 4
그림 3. IEC 61850 트워크 프 스택[5] ·················································· 5
그림 4. IEC 61850 통신 [6] ················································································ 6
그림 5. 프 포맷 ··························································································· 8
그림 6. IEEE 802.1Q/p 가 가 프 포맷 ········································ 9
그림 7. 우 순 스 치 스 링 ··························································· 10
그림 8. 우 순 블 킹에 한 지연시간 생 ················································· 11
그림 9. EP-Ethernet 프 포맷 ············································································ 12
그림 10. 802.1Q/p 우 순 커니 스 링 ··············································· 13
그림 11. EP-Ethernet 우 순 커니 스 링 ········································ 13
그림 12. Open Ethernet MAC IP Core ······················································· 14
그림 13. 듈 ························································································ 16
그림 14. Tx State Diagram ······················································································· 16
그림 15. BDRAM ····························································································· 18
그림 16. Tx Buffer Descriptor Ctrl & Status ···················································· 18
그림 17. Rx Buffer Descriptor Ctrl & Status ···················································· 20
그림 18. WISHBONE 슬 브 스 ············································ 24
그림 19. WISHBONE 마스 스 ·················································· 25
그림 20. Tx State Diagram ······················································································· 26
그림 21. WISHBONE 스 듈 ········································ 27
그림 22. 스크립 듈 ·························································· 28
그림 23. 프 보 듈 ·································································· 29
그림 24. 우 순 감지 듈 ······················································································ 30
그림 25. MicroBlaze 연동 ········································································· 32
그림 26. Wireshark 통한 EP-Ethernet 동 스트 ······································ 33
그림 27. 802.1Q/p Timing ····················································································· 35
그림 28. EP-Ethernet Timing ··············································································· 37
V
그림 29. NRT 프 없 , 802.1Q/p Latency ·································· 38
그림 30. NRT 프 없 , 802.1Q/p 주 ········································· 39
그림 31. 비실시간 프 생 802.1Q/p 지연시간 ····················· 40
그림 32. 비실시간 프 생 802.1Q/p 주 ····························· 40
그림 33. 비실시간 프 생 802.1Q/p 지연시간 ····················· 41
그림 34. 비실시간 프 생 802.1Q/p 주 ····························· 42
VI
표 목차
1. WISHBONE 스 신 ······················································································ 17
2. Tx Buffer Decriptor Ctrl & Status 능 ············································· 19
3. Rx Buffer Decriptor Ctrl & Status 능 ············································· 20
4. 개 경 ··············································································································· 31
5. 시험 ··············································································································· 34
6. 시험 결과 ··············································································································· 37
VII
IEC 61850 변 동 시스 트워크 에 라
다 사 IED(Intelligent Electronic Device) 에 한 가 해결
었다. IEC 61850 브스 스 프 스 스 나뉘어 고, 각
스는 우 순 스 치 어 다. 여 브 스 스
는 실시간 시지 GOOSE 시지 비실시간 시지들 에
스 치 우 순 하여 실시간 보 한다.
우 순 스 치 IEEE 802.3 에 IEEE 802.1Q/p QoS
(Quality of Service)가 가 프 포맷 사 하고, 우 순 커니
하여 실시간 보 한다. 하지만, IEEE 802.1Q/p QoS는 낮
우 순 킷에 하여 우 순 킷 지연 는 우 순
블 킹 가 생한다. 본 러한 상 에 생하는 우 순 블 킹
개 할 수 는 EP(Enhanced Preemption)-Ethernet 식 한다.
EP-Ethernet IEEE 802.1Q/p QoS 개 한 새 운 프 포맷과 우
순 식 사 한 프 다. 본 FPGA(Virtex-4)
Verilog HDL 언어 하여 EP-Ethernet 컨트 러 하 다. 그리고,
MicroBlaze 프 연동하여 Host 통신 통해 시험하 다. 그
결과, 컨트 러보다 Latency 주 Jitter 생 개
었다.
VIII
Abstract
With the publishing of IEC 61850, the global communication standard
for substation automation system, interoperability between
IEDs(intelligent electronic devices) from different vendors has been
resolved. IEC 61850 is composed of substation bus and process bus, and
the each bus is used for prioritized switched ethernet. Substation bus
guarantees real-time characteristic using priority mechanism of
prioritized switched ethernet because substation bus is mixed real-time
message GOOSE and non real-time message.
Prioritized Switched Ethernet use IEEE 802.1Q/p QoS(Quality of
Service) adding to IEEE 802.3 Ethernet to guarantee real-time
characteristics. but, IEEE 802.1Q/p QoS has priority-blocking problem
which occurred by higher-priority frame transmission request during
lower-priority frame transmission. This thesis present E(Enhanced
Preemption) -Ethernet to solve priority-blocking problem.
EP-Ethernet is protocol which use new frame format improving IEEE
802.1Q/p and new priority preemption mechanism. This thesis
implements EP-Ethernet Controller using Verilog HDL and FPGA
(Virtex-4). And this is tested by connecting MicroBlaze processor and
communicating with host. As a Result, EP-Ethernet controller is
improved Latency and Jitter of transmission period than existing ethernet
controller.
1
1
1.1 연 경
스마트 그리드는 보통신 술 하여 실시간 생산 비
보 향 달함 에 지 는 차 망 라고
할 수 다.
스마트 그리드 한다 에 지 사 , 신․재생 산 원
보 , 고 질 비스 공 등 과 할 수 다. 러한
과에 하여 AMI(Advanced Metering Infrastructure), HAN(Home Area
Network), 스마트 트워크, 변 동 등 스마트 그리드 한 연 가
진행 고 다.[3]
스마트 그리드 필 에 라 변 동 에 는 트워크 능
마 크 프 IED(Intelligent Electronic Device)들
역할 시 었고, 각 IED 간 원격 어 감시 역할 필 하게 었
다. 에 라 변 동 프 IEC 61850 었
다.[1][2]
그림 1. 변 동 시스 [5]
IEC 61850 고 WAN 통한 수집 어 가능
2
해 하 에 트워크 프 루어 다. 하지만,
IEC 61850 WAN 통한 수집 에도 릴 , 스 치
어 같 변 시스 어 한 치 어
에도 가능해 한다. 러한 변 시스 어 치는 실시간 보
어 하는 하드리얼타 시스 다.
IEC61850 실시간 보 하 하여 IEEE 802.1Q/p QoS(Quality of
Service) 우 순 가 가 프 사 한다. 통해 실시간
비실시간 동시에 할 경우 우 순 커니 하여
실시간 보 한다.[4]
본 IEC 61850에 사 는 MAC 계층 우 순 스 치
능 평가하고, 우 순 스 치 에 실시간 하는
우 순 블 킹 개 하고 한다.
1.2 연 내
본 우 순 스 치 실시간 하는 우 순
블 킹 해결하 하여 802.1Q/p 개 한 EP-Ethernet 프
하고, 시키 한 우 순 커니 한다. EP-Ethernet
컨트 러 HDL 하여 계하고, 검 하 하여 MicroBlaze 프
트 어 프 연동하 다. 그리고, 능평가 하여 스트 통신
통하여 802.1Q/p 우 순 커니 과 EP-Ethernet 우 순 커니
능 시험하고 비 하 다.
에 어 2 에 는 IEC 61850 에 하여 하고, 3 에 는
우 순 블 킹 해결 해 한 EP-Ethernet에 하여
한다. 4 에 는 EP-Ethernet 컨트 러 계 Open Ethernet
MAC IP 어에 하여 본다. 5 에 는 EP-Ethernet 컨트 러 계
에 하여 한다. 6 에 는 EP-Ethernet 컨트 러 에 하여
하고, 7 에 는 EP-Ethernet 컨트 러 컨트 러 능
비 한다. 그리고 8 통하여 결 맺는다.
3
2 경지식
2.1 IEC 61850
변 동 는 변 에 포 어 는 각 치 감시, 어, 가능하
게 한다. 에 라 트워크 능 고 마 크 프
한 IED 역할 시 었다. IED는 변 내 각 치 동 프
시스 수집 해 사 다. 컨트 원격 IED 간 또는
각 IED 간 통신 변 동 실 하는 큰 슈가 었다. 에
라 각 IED 원격 어 등 한 변 동 프
IEC 61850 었다.
IEC 61850 Sub-Function 라 리는 능 나뉘어 다. 각
Sub-Function 변 에 치 IED 내 에 수행하게 다. 각 Sub
-Function 트는 변 동 한 통합 능 다. 그리고 것
변 내 LAN 통한 통신 루어진다.
2.1.1 IEC 61850 능 계층
변 동 에 사 는 치 능 각 Sub-Function 나뉘어 고,
LN(Logical Node)라고 다. 그리고, 각 IED에 포함 능
LD(Logical Device)라고 다. 그리고, 각 LD 마다 하나 또는 여러개 LN
포함 수 다. 그리고 각 LN 계층에 라 프 스 , , 스
단계 나누어 다.
l 프 스 : 변 /트랜스듀 수집하여
치에게 한다. 주 업 에 커맨드 수신하여,
한 스 치 에 동 한다.
4
그림 2 IEC 61850 능 계층[5]
l : 수집하여 동 . 들어
CT(Current Transformer) 나 PT(Potential Trans -former) 니
링, 어 담당한다. 그리고 각 스는 신 한
뿐만 니라 수집하여 에 한 커맨
드 수행한다.
l 스 : 스 능 크게 프 스 능과
스 능 나뉘어 다. 프 스 능 주 각
주 치에 어 커맨트 하고, 각 치 같
수집하는 능 다. 그리고, 스 능 HMI(Human
Interface Machine) TCI(Tele Control Interface) 통해 변
리 가능하게 한다.
5
그리고, 각 스 치 하여 연결하는 브스 스
프 스 스가 재한다.
프 스 스는 프 스 과 사 연결하 , 날 그
지 I/O 값 샘플링하 한 주 수집 커맨
드 한 실시간 만 한다.
브스 스는 과 스 연결하 , HMI TCI
통한 커맨드 등 비실시간 각 IED에 는 커맨드 같
실시간 한다.
2.1.2 IEC 61850 프 스택
IEC 61850 프 스택 ACSI(Abstract Communication Interface),
SMV(Sample Measured Value), GSE(Generic Substation Event)
어 다.
그림 3. IEC 61850 트워크 프 스택[5]
ACSI는 Client-Server 한 어플리 과 사
6
에 , 비실시간 담당한다. SMV는 Publisher
-Subscriber 한 실시간 식 프 스 스에
지 날 그 I/O 실시간 하는 다. GSE는
Publisher-Subscriber 한 실시간 식
GOOSE(Gerneric Object-Oriented Substation Event) GSSE(Generic
Substation Event) 나누어 다. GOOSE는 커맨드나 람 등
시지 태 하고 GSE는 상태 값 리스트 담당한다.
그림 4. IEC 61850 통신 [6]
IEC 61850 통신 살펴보 , 각 스마다 ACSI ACSI
클라 언트가 다. 각 클라 언트 사 에는 ACSI 비스 하여
7
리포트, 커맨드 과 같 비실시간 가 다. 그리고,
WAN(Wide Area Network) 통해 컨트 커맨드 등 수신
고 재 상태 리포트 해 한다. 에 TCP/IP 프 스택 에
MMS(Manufacturing Message Specification) 계층 가한 사 한다.
각 Publisher Subscriber 사 에는 GSE 시지 하여 실시간
가 다. GOOSE 시지 SMV는 변 내 LAN 통한 실시간
해 한다. 에 트워크 계층과 트랜스 포트 계층에
생하는 지연시간 헤드 하여 어플리 계층에 직
링크 계층 스 하는 사 한다.
브스 스에 는 실시간 GOOSE 시지 비실시간
ACSI 시지가 공 하게 다. 에 GOOSE 시지는 ACSI 시지에
한 비결 지연시간 지하 하여 MAC 계층 IEEE 802.3 에
IEEE 802.1Q/p 우 순 가 가 우 순 스 치 사 하
여 실시간 보 한다.
2.2
1970 도에 Xerox사에 해 개 었고, 1980 도에 IEEE 802.3
트워크 프 다. 재 10Mbps에 1Gbps
지원하고 는 고 트워크 다. 공 스 근 CSMA/CD
커니 하여 근한다. 하지만, CSMA/CD 하 에 돌
생 시 Back Off 시간에 한 비결 지연시간 하여 실시간 어
진다는 단 다.
2.2.1 프
프 포맷 Preamble, SFD(Start Frame Delimiter),
Destination Address, Source Address, Type/Length, Data, FCS
다.
8
그림 5. 프 포맷
필드는 46 ~ 1500 bytes 크 지원한다. Type/Length
필드는 상 계층에 사 한 프 에 맞게 한다. 그리고
Type 필드에 프 에 해당하는 값 하지 는다 , 필드에
하는 한다.
2.2.2 CSMA/CD
공 스에 근하 해 CSMA/CD 커니 한다.
CSMA/CD 특징 해 한 타 슬 나뉘어 지 고,
청 시 가능하다는 것 다. 청 었 시, 우
매체에 다 드가 지 Carrier Sense 하게 다. 만 다
드에 라 , 다 드 료 지 후 한다.
에도 매체에 돌 생하 는지 지 감시한다. 돌 생하
경우에는 단 고, JAM 신 다 드에 함 돌
생했 린다. 그 후, 랜 한 Backoff 시간동 후 단
재개한다.
2.2.3 Switched-Ethernet
CSMA/CD 커니 사 한 공 스에 통신
한 식 다. 에 돌에 한 지연시간 재 생한다.
하지만, 통신 사 하게 다 돌에 한 지연시간 재
생하지 는다.
통신 식 Switched-Ethernet 개 하 다. Switched
9
-Ethernet 개 함 상 돌에 한 지연시간 재 생하
지 는다. 스 치 사 하 해 는 각 드 연결해주 한 스
치 허브가 필 하다. 스 치 허브 식에는 Cut-through 식
과 Store and forward 식 가지가 다. Cut-through 식 수신 는 프
헤 만 수신하고, 수신 는 프 웃 포트 하는
식 다. Store and forward 식 스 치 내 에 리 어 수신 는 프
수신 , 프 웃 포트 하는 식 다.
Cut-through 식 스 치 내 에 지연시간 짧지만 프 에 가
어도 그 는 단 다. 하지만, Store-and-forward 식 스
치 내 지연시간 Cut-through 식에 비해 지만, 프 건 보
다는 다.
2.2.4 IEEE 802.1Q/p
스 치 CSMA/CD 식과 같 돌에 한 지연시간 재
생 지 는다. 하지만, 스 치 허브는 FIFO 식 사 하 에 프
도에 상 없 수신 프 신하게 다. 해결하
해 우 순 스 치 개 었다.
그림 6. IEEE 802.1Q/p 가 가 프 포맷
우 순 스 치 실시간 특 만 시키 하여 IEEE 802.3
에 802.1Q/p QoS가 가 프 포맷 사 한다. TPID는 802.1Q/p
타 고, TDI는 Priority, CFI, VLAN ID 갖게 다.
10
Priority는 우 순 뜻하 , 0-7 지 우 순 갖는다. 그리고 CFI는
경우 1 시하 , 큰링 경우는 0 시한다. 그리고 우 순
스 치 내 에는 가상 LAN ID 하여, 동 한 스 치 내 에 도 독립
LAN 할 수 다. VLAN ID는 스 치 허브 내에 재하는 가상
LAN ID 뜻한다.
각각 우 순 가 다 프 동시에 청 거나 큐에 삽 어
다 , 우 순 가 프 한다. 그리고 수신 드에 는
각 우 순 마다 다 큐 어 수신 프 라도 우 순
가 프 처리하여 우 순 가 프 실시간
다.[8]
그림 7. 우 순 스 치 스 링
들어 우 순 가 7,6,0 프 동시에 청 다 , 우 순
에 하여 우 순 7 프 가 다. 그 우 순 6 프
고, 우 순 0 프 마지막 다.
11
3 우 순 블 킹과 EP-Ethernet
3.1 우 순 블 킹
IEEE 802.1Q/p 우 순 커니 사 할 경우 프 청 동
시에 생할 경우 우 순 프 하게 어 실시간
보 한다. 하지만 낮 우 순 프 할 , 우 순 프
청 다 Head-of-line 에 한 우 순 블 킹
생한다.
낮 우 순 프 우 순 프 청
다 , 우 순 프 낮 우 순 프 에 하여 지연
생 다. 같 지연 생하게 다 , 실시간 에
한시간 게 실시간 어지 , 낮 우 순 프
에 규칙 지연 한 실시간 Jitter 생
지는 가 생한다.
그림 8. 우 순 블 킹에 한 지연시간 생
12
3.2 EP-Ethernet
낮 우 순 프 우 순 프 청 시,
우 순 프 하 해 EP-Ethernet(Enhanced Preemtion
- Ethernet) 프 에 Sequence Number Remain Length 라는 새
운 가 가하 다. 여 Sequence Number는 해당 프 우
순 프 에 하여 프 한 당해 는 수
미한다. 그리고, Remain Length는 할 프 크
에 재 지 남 크 미한다.
그림 9. EP-Ethernet 프 포맷
우 순 프 에 하여 당하는 프 트
단 지 후, 재 Sequence Number Remain Length
한다. 그리고, 당하는 우 순 프 Sequence Number 1
가시킨다.
프 가 프 보다 ,
프 드 시키고, Remain Length 나 Sequence Number 변
하지 는다. 그리고 남 프 가 프
보다 나 지 는 0 채우게 다.
우 순 커니 경우, 우 순 0 프
우 순 우 순 7과 우 순 6 프 우 순 0에 하여 지연
생하게 다.
하지만, EP-Ethernet 우 순 커니 사 하 낮 우 순 0에
13
하여 지연 생하 우 순 7과 우 순 6 프 IFG(Inter
Frame Gap) 만큼 지연만 생하고 상 지연 생하지 게
다.
그림 10. 802.1Q/p 우 순 커니
스 링
그림 11. EP-Ethernet 우 순 커니
스 링
14
4 Open Ethernet MAC IP Core
Open Ethernet MAC IP Core는 802.1Q/p가 지원 지 는 컨트
러 , GPL License 다. 10Mbps에 100Mbps 지 지원하 ,
통신 지원한다.
4.1 Ethernet MAC IP
Ethernet MAC IP 어는 크게 7가지 듈 루어 다. WISHBONE
스 듈, 듈, 수신 듈, 어 듈, MII(Media Independent
Interface) 듈, 상태 듈, 지스 듈 다.
그림 12. Open Ethernet MAC IP Core
15
WISHBONE 스 듈 마스 슬 브 스 어
다. WISHBONE 스는 리 어에 필 한
드하거나 할 사 다. 듈 프 Preamble, SFD,
padding, CRC 여 Phy 칩 프 할 사 는
듈 다. 수신 듈 Phy 칩 수신 는 프 Preamble
거하고, CRC 검사 하는 듈 다. 어 듈 식에 어
업 하는 듈 다. MII 듈 Phy 칩 상 없
Phy 칩과 스가 가능하게 하는 듈 다. 상태 듈 스크
립 나 다 듈 상태에 업 할 사 는 듈 다. 지스
듈 Ethernet MAC IP 값 하거나 상태 값과 업
하는 듈 다. 본 에 는 EP-Ethernet 컨트 러 해 수 해 할
WISHBONE 스 듈과 듈에 해 만 본다.
4.2 듈
듈 크게 Byte To Nibble 듈, Tx State Machine 듈, Tx
Counter 듈, Random Delay 듈, CRC Generator 듈 5가지 듈
나뉘어 다.
CRC Generator 듈 프 역 CRC 계산하는
역할 한다. Ramdom Delay 듈 프 에 돌 생하
, Backoff 시간에 한 지연시간 생 하는 역할 한다. Tx Counter 듈
프 니블 트 수 측 하는 역할 한다.
Byte To Nibble 듈 Wishbone 스 듈에 리
할 트 단 니블단 나누어 Ethernet Phy 칩
하는 역할 한다. Tx State Machine 듈 할 프 에 프리엠
블 고, Backoff에 한 지연 IFG 등 프 어
하는 역할 한다. Tx State Diagram에 Rule1 Full Duplex 1 거나
Preamble 상태 지나쳐 다 1 고, 그 지 다 0 다.
16
그림 13. 듈
그림 14. Tx State Diagram
17
4.3 Wishbone 스 듈
Wishbone 스 듈 크게 Wishbone 마스 스 과
Wishbone 슬 브 나누어 다. 슬 브 스는 각 수
신 스크립 값 하거나 상태 체크하 한 고, 마스
스 리 할 프 어 거나, 수신
프 할 사 다.
4.3.1 WISHBONE 스
WISHBONE 스는 마스 슬 브 스 한다. 마스 는
스 사 클 생 하여 슬 브 고, 쓰는 업 하는
스 다. 슬 브는 스 사 클에 업 하는 스 다.
WISHBONE 든 신 는 마스 슬 브 사 에 합 가능하 , 공통신
, 신 , 스 사 클 신 그룹 나누어 다. [11]
공통 신 신 스 사 클 신
CLK_I DAT_I/O ACK_I/O
RST_I ADR_I/O
TAG_I/O CYC_I/O
ERR_I/O
SEL_I/O
RTY_I/O
STB_I/O
WE_I/O
1. WISHBONE 스 신
공통 신 는 클럭 리 신 등 마스 슬 브에 공통 사
는 신 다. 신 는 해 사 는 신 고, 스
사 클 신 는 , 쓰 시에 슬 브 마스 타 주
는 사 다.
18
4.3.2 스크립
스크립 는 WISHBONE 스 듈 내 BDRAM(Buffer
Descriptor RAM)에 다. 스크립 는 신 스크립 수
신 스크립 나누어 고, 스크립 수는 지스
듈에 지 해 다.
그림 15. BDRAM
각 스크립 는 Pointer 과 Ctrl & Status 나누 다.
Pointer 할 프 리 Base 어드 스 또는 수신할
프 하는 공간 다. 그리고 수신 스크립 는 각각 개별
Ctrl & Status 갖는다.
4.3.2.1 신 스크립
그림 16. Tx Buffer Descriptor Ctrl & Status
19
드 능
LEN R/WFrame Length
할 프 트 수
RD R/W
Tx BD Ready
0 : 할 프 비 어 지
1 : 할 프 비 어 고, 스크립
끝났
IRQ R/W
Interrupt Request Enable
0 : 프 끝나도 럽트 생하지
1 : 프 끝나 럽트 생시킴
WR R/W
Wrap
0 : 재 스크립 가 마지막 님
1 : 재 스크립 가 마지막
PAD R/W
PAD Enable
0 : 프 보다 도 드
지
1 : 프 보다 드
CRC R/W
CRC Enable
0 : 프 시 CRC 지
1 : 프 시 CRC
UR R/WUnderrun
프 에 underrun 에러 생시 1 시
RTRY R/WRetry Count
프 료 지 재 수가 시
RL R/WRetransmission Limit
시 돌에 하여 재 할 수
LC R/W Late Collsion
2. Tx Buffer Decriptor Ctrl & Status 능
스크립 경우 LEN, RD, IRQ, PAD, CRC, RL 어 과
UR, RTRY, LC, DF, CS 상태 나누어 고, 내 래 같다.
20
한 Collision Window 에 돌 생시 1
시
DF R/W
Defer Indication
프 에 매체가 Busy 상태 어
지연 1 시
CS R/W
Carrier Sense Lost
프 에 Carrier Sense가 지 1
시
드 능
LEN R/WFrame Length
수신 프 트 수
RD R/W
Rx BD Ready
0 : 프 수신한 비 어 지
1 : 프 수신한 비 어 지
IRQ R/W
Interrupt Request Enable
0 : 프 수신 끝나도 럽트 생하지
1 : 프 수신 끝나 럽트 생시킴
WR R/W Wrap
3. Rx Buffer Decriptor Ctrl & Status 능
4.3.2.2 수신 스크립
그림 17. Rx Buffer Descriptor Ctrl & Status
수신 스크립 경우 LEN, RD, IRQ 어 과 CF, M, OR, IS,
DN, TL, SF, CRC, LC 상태 나누어 고, 내 래 같다.
21
0 : 재 수신 스크립 가 마지막 님
1 : 재 수신 스크립 가 마지막
CF R/W
Control Frame
0 : 프 수신
1 : 어 프 수신
M R/W
Miss
0 : 어드 스가 맞 에 수신
1 : Promiscuous 드 에 수신
OR R/WOverrun
프 수신 시 overrun 에러가 생하여 1 시
IS R/WInvalid Symbol
Phy 칩 못 신 가 수신
DN R/W
Dribble Nibble
수신 크 가 트 단 가 닌 수신
루어
TL R/W
Too Long
수신 가 프 보다 클
1 시
SF R/W
Short Frame
수신 가 프 보다
1 시
CRC R/W
Rx CRC Error
수신 프 에 CRC 가 생 었 1 시
LC R/W
Late Collision
프 수신시 Collision Window 에 돌 생
시 1 시
22
4.3.3 WISHBONE 스
WISHBONE 스 는 스크립 리 스크립
에 한 리 쓰 나누어진다.
4.3.3.1 스크립 리
WISHBONE 슬 브 스는 각 스크립 리한다. 각
스크립 는 BDRAM(Buffer Descriptor RAM)에 어 다. BDRAM
근 BDRAM Access Arbiter 통하여 WISHBONE 슬 브
스 스크립 리 듈과 수신 스크립 리 듈
사 BDRAM 근 스 링 한다.
스크립 리 듈 BDRAM에 스크립
에 Ready 비트 한다. Ready 비트가 어 다
TxReady, TxStatus, TxLength, TxPointer 래칭하여 할 보
한다. 여 TxReady는 스크립 비여 고,
TxStatus는 할 상태, TxLength는 할 ,
TxPointer는 할 리 치 한다.
듈 할 하 경우, TxStatusWrite
Enable 어 상태 스크립 한다. 각 보 한 후,
TxBDAddress 가시 다 스크립 보 어 수
도 업 트 한다.
수신 스크립 리 듈 BDRAM에 수신 스크립
에 Ready 비트 한다. Ready 비트가 어 다
RxReady, RxStatus, RxPointer 래칭하여 할 보 한다.
여 RxReady는 수신 스크립 비여 고, RxStatus는 수신할
상태, RxPointer는 수신할 가 리 치 한다.
수신 듈 할 수신하 경우, RxStatusWrite
Enable 어 상태 스크립 한다. 각 보 한 후,
23
RxBDAddress 가시 다 수신 스크립 보 어 수
도 업 트 한다.
4.3.3.2 리
WISHBONE 마스 스는 슬 브 스 통해 수
신 스크립 리 듈 하여 리 근하는
스 다. 각 WISHBONE 스에 신 수신 리 리 듈
External Memory Arbiter에 해 WISHBONE 마스 스 근
스 링 한다.
신 스크립 리 듈에 TxReady 신 가 Enable ,
TxPointer 통해 할 치 한다. 할 4 트
단 어 Tx Fifo 한다. TxFifo에 가 거나, 할
가 지게 , TxStartFrm 신 가 Enable 어 듈
WISHBONE 스 어 한다. 리
드가 료 어 TxLength가 0 고 TxFifo 가 었다 ,
TxEndFrm 신 Enable하여 듈에 상 할 가 없
린다. TxEndFrm 신 Enable하여 마치게 , TxStatusWrite 신
Enable 하여 상태 신 스크립 에 하여 신
마친다.
수신 스크립 리 듈에 RxReady 신 가 Enable ,
RxPointer 통해 수신 는 할 주 하여, 수신 가능 상태
가 다. RxStartFrm 신 가 수신 듈 Enable , 시
었 하고, RxFifo에 수신 는 한다. RxFifo에 수신
가 남 , WriteRxDataToMemory 신 가 Enable 어 RxFifo
어 리에 쓰게 다. 수신 듈 RxEndFrm
신 수신 끝났 게 , RxFifo
리에 한 RxStatusWrite 신 가 Enable 다. RxStatusWrite 신
가 Enable , 수신 스크립 듈 RxLength 상태 수
신 스크립 에 하여 수신 마친다.
24
그림 18. WISHBONE 슬 브 스
25
그림 19. WISHBONE 마스 스
26
5 EP-Ethernet 컨트 러 계
5.1 듈
듈 는 Opencores 듈 그 고, Tx
State Machine 듈 수 하 다. 컨트 러 경우 낮 우
순 프 라 , 우 순 프 생하여도 State
Machine 동 에는 향 미치지 다. 하지만, EP-Ethernet 경우 낮
우 순 프 단 고, 우 순 프 어 한
다.
그림 20. Tx State Diagram
낮 우 순 시 우 순 프 , TxEndFrm 신
가 WISHBONE 듈 고, TxEndFrm 신 듈
Sequence Number Remain Length 맨 뒷 에 여 하게
27
다. 그리고 HigerPrioTxBD_Occured 신 듈 Defer 상태
진 하여 IPG(Inter Packet Gap) 만큼 지연 후 새 운 프 한
다.
5.2 WISHBONE 스 듈
WISHBONE 스는 Open Ethernet IP 같 스크립 리
듈과 고 쓰 나누어진다. EP-Ethernet 컨트 러는
시 우 순 에 한 식 다 에 Open Ethernet IP
수 루어 다.
그림 21. WISHBONE 스 듈
28
5.2.1 스크립 리
EP-Ethernet 컨트 러 경우 스크립 개수 8개 한
하 고, 컨트 러 다 게 Block RAM 닌 지스 하 다.
각 스크립 는 우 순 미한다. 스크립
Ready 비트가 Enable 어 다 , 해당 스크립 에 할
가 재한다는 것 미한다.
그림 22. 스크립 듈
Ready 비트가 어 는 스크립 우 순 가 가
스크립 Ctrl&Status, Tx Pointer 스크립 듈
에 시킨다. 같 스크립 하 , 프
에도 재 프 우 순 에 한 보 실시간 감시
할 수 다.
5.2.2 프 보
Remain Length Sequence Number EP-Ethernet에 가 한
다. Remain Length가 없다 수신 측에 프 얼마나 남
는지 수 없고, Sequence Number가 없다 , 프 가
생할 가능 크다. 그러므 프 우 순 프
에 하여 단 었 , 프 에 한 보 가지고 어
29
한다. 해당하는 우 순 프 단 었 해당 우 순
Sequence Number 가시키고, 재 지 프 해당 우
순 에 해당하는 곳 한다. 그리고 TxBD_Prio 신 에 해당하는
Sequence Number Remain Length 하여 듈에 해당 신
프 에 여 할 수 게 한다.
그림 23. 프 보 듈
5.2.3 우 순 감지 프 리
스크립 에 재 상 우 순 한
다. 상 우 순 가 재 프 보다 우 순 가 다
HigerPrioTxBDOccured 신 가 Enable 다.
HigherPrioTxBDOccured가 Enable TxBDReady 신 가 Disable 어
재 프 단 다. 그리고, HighestPrio_TxBD에 하
여 TxBDPrio, TxBDReady, TxBDPointer, TxBDStatus, LatchedTxLength
업 트한다. 여 TxBDPrio는 프 우 순 고,
TxBDReady는 프 한 스크립 비가 료 었
30
미하 , TxBDStatus 프 상태, LatchedTxLength는 할 프
미한다.
그림 24. 우 순 감지 듈
HigherPrioTxBDOccured가 Enable 또한 TxFifoClear 신 가 Enable
어 리 TxFifo에 드랍시킨다. 그리고,
TxEndFrm Enable 시 듈 끝났 린다. 그리
고, TxByteCnt에 듈 한 카운트하여, 프
보 에 Sequence Number Remain Length 리할 수 다.
31
6 개 경
본 에 계한 EP-Ethernet 컨트 러 하고, 시험하고 하
여 MicroBlaze 마 크 프 연동하여 시험하 다.
6.1 개 경
항 사
CPU Intel Core 2 Duo 2.2GHz
RAM 2GB
OS Windows XP
Xilinx 9.1i
EDK 9.1i
Chip Scope 9.1i
FPGA XC4VSx35(Virtex-4)
4. 개 경
본 에 는 EP-Ethernet 컨트 러 하 하여 같 개
경 사 하 다. Xilinx 는 Verilog HDL 한 컨트 러 계 하
여 리 사 어진다. EDK는 MicroBlaze OPB Bus 통해 IP 연동
가능하게 한다. Chip Scope는 FPGA에 동 하는 내 직 하는 도
고, FPGA는 Xilinx 사에 하는 Virtex-4 시리 사 하 다.
6.2 MicroBlaze 연동
MicroBlaze 마 크 프 는 본 OPB 스 하여
리 럴과 연동한다. 하지만, EP-Ethernet 컨트 러는 WISHBONE 스
하는 컨트 러 다. 그러므 MicroBlaze 프 연동하 해 는
WISHBONE to OPB OPB to WISHBONE Wrapper가 필 하다.
WISHBONE to OPB는 WISHBONE 마스 스가 OPB 스에 근 가
32
능하도 만들어주는 스 고, WISHBONE to OPB는 OPB 스가
WISHBONE 스에 근 가능하도 만들어주는 스 다.
그림 25. MicroBlaze 연동
하지만, 본 시험에 는 WISHBONE to OPB에 OPB 스 티
마스 지원하지 도 계 어 다. 그러므 OPB 스 2개 어
Shared Memory Dual Port 리 하여 근하도 계 어 다.
Shared Memory는 EP-Ethernet 컨트 러 스크립 에 한
프 가 어 는 공간 다. EP-Ethernet 컨트 러는 프
시 Shared Memory 어 프 하고, 프 수신시
Shared Memory에 프 한다.
MicroBlaze 프 에 는 시험 해 EP-Ethernet 컨트 러 스
드라 하여 EP-Ethernet 컨트 러 동 여 시험하 다. 그리
고, uC/OS-II 포 하여 프 생 스 링 가능하도 하 다.
33
7 능 평가
7.1 시험
EP-Ethernet 컨트 러가 탑재 FPGA는 PC 통신 통하여 시험하
다. PC에 는 프 수신 , FPGA 보드에 Ack 신 하여 FPGA
보드에 프 상수신 는 것 하 다.
그림 26. Wireshark 통한 EP-Ethernet 동 스트
그림 Wireshark 통한 상수신 시험 다.
비실시간 프 ⓐ가 우 순 7 ⓑ 프 에 하여 트워크 우 순
당해 Sequence Number ⓔ Remain Length ⓕ 후, ⓑ 프
고, Ack 프 ⓒ가 었다. 그 후, 비실시간 프 나 지
ⓓ 프 었다. 통하여 EP-Ethernet 상동 하
다.
능평가에 는 FPGA 보드에 는 PC 실시간 프 과 비실시간 프
주 하 다. 실시간 프 시간과 ACK 수신 시간 측 하
여 주 지연시간 계산하여 능 평가하 다. 여 실시간 프
34
100bytes 프 10ms 주 하 고, 비실시간 프
100bytes에 1500bytes 랜 크 프 랜 시간에 하 다.
Real-Time Non Real-Time
시험1
(802.1Q/p
without NRT)
주 10ms -
크 100bytes -
시험2
(802.1Q/p)
주 10ms 1-20ms
크 100bytes 100-1500bytes
시험3
(EP-Ethernet)
주 10ms 1-20ms
크 100bytes 100-1500bytes
5. 시험
7.2 능
7.2.1 802.1Q/p
래 그림 PNRT 시 에 비실시간 프 청 어 프
, 실시간 프 PRT 시 에 생할 경우 802.1Q/p에 타
나타낸다.
여 Tlatency 하 ,
_ _
… 식 (1)
같 다. 여 TBlocking 우 순 블 킹에 해 지연 는 시간 고,
TIFG는 프 사 간격, TInternal_tx는 시 드 내 에
지연 는 시간, Tprop Propagation Delay, TInternal_rx는 수신시 드
내 에 지연 는 시간, TRT는 실시간 에 걸리는 시간, Tack는
ACK 에 걸리는 시간 뜻한다.
35
그림 27. 802.1Q/p Timing
여 Tblocking 우 순 블 킹에 한 지연시간 므 래 같 지
연시간 갖는다.
… 식 (2)
그러므 지연시간 래 식과 같 다.
36
_ _
_ _
… 식 (3)
식 보 측 가능한 시 에 비실시간 크 에 하여
지연시간 변 함 수 다.
7.2.2 EP-Ethernet
래 그림 PNRT 시 에 비실시간 프 청 어 프
, 실시간 프 PRT 시 에 생할 경우 EP-Ethernet에
타 나타낸다.
여 Tlatency 하 ,
′_ _
… 식 (4)
같 다. 여 Toverhead는 우 순 블 킹 지 해 프 에 가
, Sequence Number Remain Length에 하여 지연 는 시간 항상
한 값 다.
37
그림 28. EP-Ethernet Timing
7.3 시험 결과
시험 결과 래 같 Latency 주 가 측 었다.
802.1Q/p
without NRT802.1Q/p EP-Ethernet
Latency
(us)
주
(ms)
Latency
(us)
주
(ms)
Latency
(us)
주
(ms)
값 152.26 10.03 244.72 10.13 166.96 10.13
값 113.44 9.97 115.76 9.88 111.08 9.94
평균 131.92 10.00 145.04 10.00 132.53 10.00
편차 7.48 0.01 21.33 0.04 10.17 0.02
6. 시험 결과
38
7.3.1 비실시간 프 없는 802.1Q/p
본 시험에 는 802.1Q/p 하여 100bytes 실시간 프 10ms 주
하고, 다 프 하지 , 802.1Q/p에
비실시간 프 향 지 Latency ACK 수신 주 측
하 다.
여 식(1) 사 한다 , 100bytes Data 64bytes ACK
100Mbps 에 수신 하 므 , TRT 는 8us 고, Tack 는 5.12us,
TIFG는 1.2us 가 다.
여 Tlatency는 131.92us 가 측 었고, 비실시간 프 생 하지
에 Tblocking 0가 것 다. 그리하여 Tlatency - TRT - Tack -
TIFG는 117.6us가 것 다. 통하여 래 식 할 수 다.
_ … 식 (5)
그림 29. NRT 프 없 , 802.1Q/p Latency
39
그림 30. NRT 프 없 , 802.1Q/p 주
7.3.2 802.1Q/p 시험 결과
본 시험에 는 802.1Q/p 하여 100bytes 실시간 프 10ms 주
하고, 비실시간 프 100bytes에 프 크
1500bytes 랜 한 크 1-20ms 랜 한 주 하여 802.1Q/p가
비실시간 프 에 하여 는 향 측 하 다.
경우 비실시간 프 1499bytes Tblocking 생하므
100Mbps 에 Tblocking 값 120us가 생하게 것 다. 측
결과 Latency 값 244.72us는 시험1 Latency 평균값보다 110.80us
가 지연시간 생하 다. 그러므 시험 결과는 상결과 사하게 측
었 수 다.
40
그림 31. 비실시간 프 생 802.1Q/p 지연시간
그림 32. 비실시간 프 생 802.1Q/p 주
41
7.3.3 EP-Ethernet 시험결과
본 시험 에 는 EP-Ethernet 하여 100bytes 실시간 프
10ms 주 하고, 비실시간 프 100bytes에 프
크 1500bytes 랜 한 크 1-20ms 랜 한 주 하여
EP-Ethernet 비실시간 프 에 하여 는 향 측 하 다.
시험 결과 시험1 비실시간 프 생하지 802.1Q/p 사
한 값 얻 것 나타났다. 그러므 EP-Ethernet 비실시간 프
에 한 실시간 프 향 거 없는 것 하 다.
그림 33. 비실시간 프 생 802.1Q/p 지연시간
42
그림 34. 비실시간 프 생 802.1Q/p 주
43
8 결
본 IEC 61850 실시간 하는 우 순 블 킹 해
결하 하여 EP-Ethernet 하고, EP-Ethernet 컨트 러 하 다.
우 순 블 킹 비실시간 프 실시간 프 는
것 해하여, 실시간 프 시간 지연 생시키는 상 다.
EP-Ethernet 컨트 러는 802.1Q/p 프 포맷에 Sequence Number
Remain Length가 가 새 운 프 포맷과 비실시간 프
단하고 실시간 프 하는 새 운 우 순 커니 수행한다.
한 EP-Ethernet 과 EP-Ethernet 컨트 러 능 평가하 하여
Virtex-4 FPGA에 Verilog HDL 하여 하 다. MicroBlaze 프
연동하여 스트 통신 통하여 능 검 하 고, 실시간 프
Latency 주 측 통해 802.1Q/p에 비하여 래 같
다는 것 하 다.
첫째, 비실시간 프 에 한 실시간 프 Latency가 가하는 상
수 다. 실시간 시스 한 Time-bound 어나 , 치
할 수 는 시스 다. 비실시간 프 에 한 실시간 프
Latency Time-bound 어날 낮 어 실시간 향상
었다.
째, 비실시간 프 에 한 주 변 가 거 없다는 것 다. 주
실시간 프 할 주 변 낮 실시간 시스
Timeliness 다.
보 EP-Ethernet 사 하여 IEC 61850 시스
한다 , IEC 61850 실시간 향상 할 수 다.
44
참고 헌
[1] R. E. Mackiewicz, "Overview of IEC 61850 and Benefits", Power
Systems Conference, pp.623-630, 2006
[2] Tarlochan S. Sidhu; Mitalkumar G. Kanabar; Palak P. Parikh,
"Implementation Issues with IEC 61850 Based Substation Automation
Systems", Fifth National Power Systems Conference, pp.473-478,
2008
[3] 우; ; ; 승원, “스마트 그리드 술 동향”, 한 통신학
학 지 26 9 , pp 24~33, 2009
[4] Tarlochan S. Sidhu; Yujie Yin, "Modelling and Simulation for
Performance Evaluation of IEC61850-Based Substation
Communication Systems", Power Delivery; Vol 22; No3,
pp1482-1489, 2007
[5] Yingyi Liang; Roy H. Campbell, "Understanding and Simulating the
IEC 61850 Standard", University of Illinois at urbana-champaign,
2008
[6] Cagil R. Ozansoy, "Design & Implementation of a Universal
Communications Processor for Substation Integration, Automation and
Protection", Victoria University, 2006
[7] Jianbo XIN; Xianzhong DUAN; Hongming Yang, "A INFORMATION
MODEL BASED SCHEME BASED ON PRIORITY TRANSFER SCHEME
IN SWITCHED ETHERNET FOR SUBSTATION PROCESS-LEVEL",
45
Universities Power Engineering Conference, 2004
[8] Qizhi Zhang; Weidong Zhang, "Priority Scheduling in Switched
Industrial Ethernet", American Control Conference, 2005
[9] Igor Mahor, "Ethernet IP Core Design Document", Rev0.4,
www.opencores.org, 2002
[10] Igor Mahor, "Ethernet IP Core Specification", Rev1.19,
www.opencores.org, 2002
[11] Opencores, "WISHBONE System-on-Chip(SoC) Interconnection
Architecture for Portable IP Cores", Rev B.3, www.opencores.org,
2002
[12] IEEE, "IEEE Standard for Information technology-Specific
requirements - Part 3: Carrier Sense Multiple Access with Collision
Detection (CMSA/CD) Access Method and Physical Layer
Specifications", Revision 2005, IEEE, 2005