”digital” ic konstruktion

Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se

”Digital”IC konstruktion

Viktor Öwall


Transistorn: en förstärkare

gate drain

source

Ground

Power Supply

En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal.

Energin måste tillföras från t.ex. ett spänningsaggregat.

Korrekt?


Transistorn: en förstärkare

gate drain

source

Ground

Power Supply

En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal.

Energin måste tillföras från t.ex. ett spänningsaggregat.


Analogt kontra digitalt

Analogt• få komponenter• låg effekt• ”verkliga” signaler

Digitalt• Hög precision• Komplexare algoritmer• Lagringskapacitet

CD/DVD, MP3, Digitalkamera,GSM, datorer, etc, etc


CMOS symboler

gate

drain

source

NMOS PMOS

VanligastDigitalt

Bulken/Substratet förutsätts kopplat till GND/VDD om inget annat anges


Vad är en transistor?

p-N-Channel

GateDrainSource

n+n+

Halvledarkomponent 1 2 3 4 5VDS [V]

I D

VGS

Id

Elektriska förhållanden

gm V gs goV gs V ds

drain

source

gateSmåsignalmodell

GND

VDD

Digitalt - Switchar


NMOS som switch

1 2 3 4 5VDS [V]

I D

VGS=3V

VGS=5V

VGS=4V

vin

vin=“låg” öppen

vin=“hög” sluten


PMOS

-5 -4 -3 -2 -1VDS [V]

ID

VGS=-3V

VGS=-5V

VGS=-4V

vin

VDD


Digitala kretsarCMOS Inverteraren

GND

VDD


CMOS Inverterarenmed transistorn som switch

GND

VDD



GND

VDD

“hög” in

NMOS slutenPMOS öppen

Ut kopplad till GND

“låg”



GND

VDD

“låg” in

NMOS öppenPMOS sluten

Ut kopplad till VDD

“hög”



GND

VDD

ID



GND

VDD


CMOS Inverteraren

VOUT

V IN

Ideal ”Verklig”

1 2 3 4 5

VOUTN OffP Lin

V IN

1

2

3

4

5

N LinP Off

N SatP Sat

N SatP Lin

N LinP Sat


P-Substrate

N-Well

N-Channel

P-Channel


Logiska grindar, NAND

VDD

A B

B

GND

A

A B UT

0

1

1

1 1

0

0

0

1

1

10UT

Sanningstabell


Logiska grindar

VDD

B

GND

A B UT

0

1

1

1 1

0

0

0

1

1

10UT

Sanningstabell

A

A

B


Logiska grindar

A

GND

B

AND

VddVdd

NAND

PMOS

NMOS

GND

Vdd

&

Amerikansk

A B NAND

0

1

1

1 1 0

0

0 1

1

10

NAND + Inverter AND

Europeisk

VDD

A B

B

NANDf

GND

ANDf

A

AND

0001


Two Input

NAND/AND

0.8 m

CMOS

NAND

Inverter


Logisk Funktion?

VDD

A

B

B

GND

A

A B UT

UT

Sanningstabell

0

1

1

1 1

0

0

0


Logisk Funktion: NOR

VDD

A

B

B

GND

A

A B UT

UT

Sanningstabell

0

1

1

1 1

0

0

0

0

0

0

1

≥ 1

Amerikansk Europeisk


...och nu en adderare

i+1bi+1a ibia

icin

i+1cout

msbbmsba

msbcin

msbcout

1 bit

minnessiffra

lsb = least signifcant bit

msb = most signifcant bit


Heladderare i CMOS, 1 bit

Co

C

BA B

A

A

B

B A

C

C

C

C

C

A

A

A

A

B B

B

B

S

VDD

VDD

VDD

VDD

SCo

A och B: inC: minne inS: summaCo: minne ut


14 bitars adderare


Integrerade kretsar av olika komplexitet

FFT - 1 Million Transistorer

Filter - 10000 Transistorer

AND-Gate 6 Transistorer


Och sen går vi bara vidare!Intel Pentium 4 (2000)

42 million transistors0.18m / 1.5GHz


Moores LagAntalet transistorer per chip dubbleras var år. (1965)

Ändrar 1975 till vartannat år.

Gordon MooreEn av Intels grundare


32

Moores lag 2007

>2 milliarder transistor idag


Så vad är problemet?

• Fysiken• Hastigheten• Effektförbrukningen

Det är L som anger processen, t.ex. 45nm


Hastigheten

Minskad kapacitans ger snabbare krets vilket kommer med ny process.

Högre matningsspänning ger snabbare kretsar men transistorerna brinner upp och...

2L

)( TDD

DDpd VVk

VCT

fkV

CT

DD

Lpd

1

om TDD VV

Grov approximation idag!


Effektförbrukningen

Charge

VDD

Discharge

2dynamic L DDP f C V

Kvadraten gör att vi speciellt vill sänka VDD långsammare kretsar


Klockning av processorer!Intel Pentium 4 (2000)

42 million transistors0.18m / 1.5GHz

Om jag skickar in en klocka

här.

Hur ser den ut här?

Kanske så här.Och hur bra

funkar datorn då?

Ofta mer än 50% av effekten i att ”fixa till” klockan.


37

CPU power consumption

www.xbitlabs.com

Pentium IV chip area(i 130 nm technology)

1.3 cm2

Detta ger ca. 100 W/cm2 som måste transporteras bort,dvs säga kylning.

Jämförelse: Den här ger ca 10 W/cm2.


Klockfrekvensen ökar inte längre

Vad gör vi?

http://www.linuxjournal.com/article/9361http://www.tomshardware.com/reviews/

Vi går till multipla kärnor!


39

From Intel presentation ISSCC, Feb´09

From: The New Era of Scaling in an SoC World, ISSCC 2009Mark Bohr, Senior Fellow, Intel, Hillsboro, OR

19852008


Några Multi-core processorer

Multi-core processorer där vi ökar beräkningskapaciteten utan att öka klockfrekvensen.

Fujitsu FR-V, 2005, 83M trans.

Intel KEROM dual coreISSCC 07, 290M trans.

IBM/Sony/Toshiba CellISSCC 05, 234M trans.


Ett annat problem:Hur avstängd är transistorn?

1 2 3 4 5VDS [V]

I D

VGS=3V

VGS=5V

VGS=4V

vin=“låg” öppen

Dvs, hur stor är ID här?


N-kanal

bildas när en positiv gate-source spänning, VGS, större än tröskelspänningen, VT, appliceras.

Från Nolle-föreläsningen

0 ( 2 2 )T T F SB FV V V

p-

n+ n+

GateDrainSource

Gate-oxid(isolerande)

substrat

F Fermi Potential


Hur stor är ID vid avstängd?

VGVT

ln

( I D

S)

IOFF

Under tröskelspänningen

0 00GS T TV V V

k koff GSI I e V I e

Länge ignorerade man Ioff för de flesta tillämpningar.


Om vi sänker VDD måste vi sänka VT för att få hastighet.

VGVT

ln

( I D

S)

IOFF

Under tröskelspänningen

0 00GS T TV V V

k koff GSI I e V I e

…och då ökar Ioff!


VT skalning: VT/IOFF Trade-off

När VT minskar ökar hastigheten men läckströmmarna ökar!

Prestanda mot Läckströmmar:

VT IOFF

High VT

VG

VTH

ln

( I D

S)

IOFFH

Low VT

VTL

IOFFL


Och så lite om minnen.

2006-11-16 ETI 125 - Föreläsning 11 46

Oerhört viktig del i de flesta applikationer!Stora minne blir långsamma I “datorer” har vi ofta en minneshirarki som möjliggör både

• Stor lagringsvolymm och• Snabb access

CPURegisters+Cache L1

CacheL2

Main memory

RAM

Harddrive/disc/disk

Snabbare

Större

Transistor minnen

Vanligtvis flera nivåer cache

?

SSD - Solid State Drives


2006-11-16 ETI 125 - Föreläsning 11 47

Utvecklingen av massminnen


2006-11-16 ETI 125 - Föreläsning 11 48

Utvecklingen av massminnen

170MB-1990

5GB-1997

120 GB US$179

4GBUS$199

Siffror från 2006


49

Vad är ett Flashminne?

Halvledarminnen:• ROM – Read Only Memory

• RAM – Random Access Memory

• FLASH


Vad är ett Flashminne?Halvledarminnen:• ROM – Read Only Memory

– data är statisk– finns kvar när strömmen slås ifrån

• RAM – Random Access Memory– data kan både läsas och skrivas– försvinner när strömmen slås ifrån

• FLASH– data kan både läsas och skrivas– finns kvar när strömmen slås ifrån


ROM

bit0

VDD

Pull Up

bit1 bit2 bit3

GND

GND

word2

word3

word1

word0

Placeringen av transistorer bestämmer minnesinnehållet!


2007-09-03 ESS010 - Konsumentelektronik: Överblick

52

p-

n+ n+

GateDrainSource

Gate-oxid(isolerande)

substrat

WAFER

MOS transistorn


2007-09-03 ESS010 - Konsumentelektronik: Överblick

53

Flash minnen– floating gate transistors

n+ n+

Floating gate Control gate

I ett Flash-minne har vi en speciell transistor. Alla platser i minnet har en transistor men vi kan elektriskt kontrollera funktionaliteten av minnescellen.

• EPROM, EEPROM och Flash har olika sätt att styra transistorn.

WL

BL


ROM

bit0

VDD

Pull Up

bit1 bit2 bit3

GND

GND

word2

word1

word0

Address-avkodning

addr0 addr1

N address bits

2N words

word3


ROM

?

VDD

Pull Up

? ? ?

GND

GND

0

1

0

Address-avkodning

0 1

0


ROM

?

VDD

Pull Up

? ? ?

GND

GND

0

1

0

Address-avkodning

0 1

0

“1” “1” “1” “1”


ROM

0

VDD

Pull Up

1 1 0

GND

GND

0

1

0

Address-avkodning

0 1

0

“1” “1” “1” “1”


Flash minnen – Floating gate transistors

n+ n+

Floating gate Control gate

Floating gate är inte kontakterda– Om vi laddar floating gate mycket negativt Ingen kanal Ingen transistor

– Om ingen laddning Kanal Transistor

WL

BL


FLASH stucture

VDD

Pull Up

GND

GND

word2

word3

word1

word0

Floating gate transistors everywhere!


FLASH write, e.g. trap charge

VDD

Pull Up

GND

GND

word2

word3

word1

word0

= trapped charge. Transitor is always off Same content as ROM.


Så vart är vi på väg?


Wrap-Gate FETs

Nanowire Transistor

Wrap-gates

1 μm

Drain

SourceWrap-gate

1.4

1.2

1.0

0.8

0.6

0.4

0.2

0.0

I sd

(mA

)

1.51.00.50.0

Vsd (V)

Vg= -2 V to 2.4 V, Vstep 0.2 V

Vg =2.4 V

Device layout


Mer om allt detta i

ETI130 Digital IC konstruktion

”digital” ic konstruktion

Documents