Concurrent test

NOVNOV, 2009

The information contained in this document is proprietary and confidential information of Mtekvision Co.,Ltd. Any unauthorized reproduction, use or disclosure of this material, or any part thereof, is strictly prohibited. This document and information is intended solely for authorized Mtekvision Co.,Ltd. customers as permitted by Mtekvision Co.,Ltd. and for the limited purposes set forth herein.

1/22

Copyright © 1999-2009, Mtekvision Co.,Ltd

ContentsContents1 Concept

3 Application instance

2 Method

4 Conclusion

2/22

ContentsContents1 Concept

3 Application instance

2 Method

4 Conclusion

3/22

What?What?

4/22

- 현재의 test 방법 (순차적으로 test 진행)

Sequential timeSequential time

Concurrent time Reduction time

- Concurrent test 방법Concurrent test 방법

(병렬 test 진행)

5/22

Why?Why?

6/22

Test Cost 의 감소

- Device 의 집적화

Memory, RF, Analog IP 의 집적화에 따른 test time 의 증가

- I/O pin 수의 증가

Multi Para test 의 한계Multi Para test 의 한계

7/22

Needs?Needs?

8/22

1) Device

* IP core isolation (필수 전제 사항)

IP Core 들에 대한 독립적인 접근, 제어 가능

( I/O pin Power 분리)

2) Test equipment

( I/O pin, Power 분리)

-Multi time domain / Software/ Debugging tool …etc 지원

3) Fixture tool

- Board 제작 시 Concurrent 적용 항목별 별도 slot 구성

9/22

WarningWarning

1) Device

IP core isolation* IP core isolation

Chip 의 overhead 가 커져 chip die /Package size& ball 수 증가

2) Tester equip.

고가의 Tester 장비 사용고가의 Tester 장비 사용

10/22

ContentsContents1 Concept

3 Application instance

2 Method

4 Conclusion

11/22

How?How?

12/22

IP1 IP2 IP 3IP1 IP2 IP 3

Concurrent ideal time

TIME 증가분TIME 증가분

Test 순서의 중요성

13/22

Example!Example!

14/22

Example <Function + Function> <Verigy 93000>

M l i Ti i 을 동시에 진

Multi function 수행

Multi Timing setup을 동시에 진행함.

Multi function 수행

Fail 시 처리 routine수행

:상기의 multi function 이란? function + function 동시에 test 가 이뤄져서 이에 대한/f il 정보를 가지고 bi 51 bi 52 인지 f il 을 h k

Fail 시 처리 routine수행

pass/fail 정보를 가지고 bin51, bin52 인지 fail 을 check.

15/22

ContentsContents1 Concept

3 Application instance

2 Method

4 Conclusion

16/22

3.1 Concurrent test device 선정

SOC Onechip device

LogicLogic MemoryMemory Wafer levelWafer level

ADCADC DACDAC

RFRF etcetcRFRFPackage levelPackage level

..etc..etc

<現 엠텍비젼 제품>

17/22

3 Aplication instance3 Aplication instance

3 2 Concurrent test time 감소 효과 (IDEAL)3.2 Concurrent test time 감소 효과 (IDEAL)

Device1 device2

Cont Func1 DC1 Func2 DC2

2% 45% 2% 2% 47%

Sequential 100%Analog

2%

Concurrent

VS

A l 47% Reduction!!- 효과의 최대화2%

Cont

Concurrent

53%

Func1Analog

DC1

DC2

47% Reduction!!

1. Function 갯수가 비슷한 제품

2 이 비슷한 제품Func2

2%

Test finish

47% 2. test time 이 비슷한 제품2%

Test finish

18/22

3 Aplication instance3 Aplication instance

3 2 Concurrent test time 감소 효과 [ACTUAL]3.2 Concurrent test time 감소 효과 [ACTUAL]

1 72%Device1 device2

Cont Func1 DC1 Func2 DC2

2.32% 74.47% 2.39%

1.72%

17.23%

Sequential 100%Analog

1.86%

Concurrent

VS76.86%

18 43% Reduction!!1.72%Analog

Cont

DC2

Concurrent

81.57%Func2

Func1 DC1

2.39%

18.43% Reduction!!Analog

2.32%

Test finish

19/22

ContentsContents1 Concept

3 Application instance

2 Method

4 Conclusion

20/22

Test cost 감소가 목표

1) Concurrent test를 고려한 design

2) Yield , Net die등 원가적인 측면이 고려된 design

1) Concurrent test를 고려한 design

2) Yield , Net die등 원가적인 측면이 고려된 design

3) Function 개수와 test time의 차이가 최소화 될 때 효과가 극대화3) 개수와 의 차이가 최 화 될 때 과가 극대화

4) Device 혹은 IP간 Test item의 최선의 pair 구성을 위해Device 혹은 IP의 개별 test 시 Test time 의 효과적인 분석

21/22

Concurrent Test

At-speed, para test 의 상황에서

Concurrent Test

At speed, para test 의 상황에서

최대 50%까지 Test Time 감축이 가능한최대 50%까지 Test Time 감축이 가능한,

현재의 한계를 극복한 획기적인 Test현재의 한계를 극복한 획기적인 Test

방법이다.

22/22