conception des circuits vlsi.pdf

8/21/2019 CONCEPTION DES CIRCUITS VLSI.pdf

1/329

Cours et exercices corrigs

SCIENCES SUP

CONCEPTION

DES CIRCUITS VLSIDU COMPOSANT

AU SYSTME

Franois AnceauYvan Bonnassieux

Master coles dingnieurs


2/329

CONCEPTION

DES CIRCUITS VLSI


3/329


4/329

CONCEPTION

DES CIRCUITS VLSI

Du composant au systme

Franois AnceauProfesseur au Conservatoire National des Arts et Mtiers

Yvan Bonnassieux

Matre de confrences lcole Polytechnique


5/329

Dunod, Paris, 2007

ISBN 978-2-10-050036-9

Ce pictogramme mrite une explication.Son objet est dalerter le lecteur surla menace que reprsente pour lavenirde lcrit, particulirement dansle domaine de ldition tech-nique et universitaire, le dvelop-pement massif du photo-copillage.

Le Code de la propritintellectuelle du 1er juillet 1992interdit en effet expressment laphotocopie usage collectifsans autorisation des ayants droit. Or,cette pratique sest gnralise dans les

tablissements denseignement suprieur,provoquant une baisse brutale des achatsde livres et de revues, au point que la

possibilit mme pour les auteursde crer des uvres nouvelles etde les faire diter correctementest aujourdhui menace.

Nous rappelons donc quetoute reproduction, partielle outotale, de la prsente publicationest interdite sans autorisation duCentre franais dexploitation du

droit de copie (CFC, 20 rue des Grands-Augustins, 75006 Paris).

Dessin des masques dune Unit Arithmtique et Logique (UAL) - Voir chapitre 6

Dvelopp par le laboratoire SOC/Lip6 de luniversit Pierre et Marie Curie - Paris VI


6/329

D

unod

Laphotocopienonautoriseestundlit.

Table des matires

CHAPITRE 1 INTRODUCTION 1

1.1. Lvolution technologique 2

1.2. Lvolution des circuits intgrs 3

1.3. Petit historique de la circuiterie logique 5

1.4. le monde intrieur aux circuits intgrs 6

1.5. Leffort de conception des circuits intgrs 8

1.6. Les langages de conception 10

CHAPITRE 2 DU SILICIUM LINVERSEUR CMOS 13

2.1. Semiconducteurs 13

2.1.1 Semiconducteur intrinsque 132.1.2 Semiconducteur de type N 152.1.3 Semiconducteur de type P 15

2.2. Diode/jonction 15

2.3. Capacit MOS 16

2.4. Transistor MOS 19

2.4.1 Courant dans un transistor MOS 202.4.2 Cas des transistors P 24

2.4.3 Effets du second ordre 24


7/329

VI Conception des circuits VLSI

2.5. Linverseur CMOS 26

2.5.1 Caractristique de transfert de linverseur 262.5.2 Niveaux logiques 322.5.3 Inverseur minimal 33

2.5.4 Caractrisation dynamique de linverseur minimal 34

CHAPITRE 3 FABRICATION DES CIRCUITS INTGRS 41

3.1. Introduction 41

3.1.1 Photolithographie optique 42

3.2. Squence de fabrication dun inverseur CMOS 44

3.2.1 Fabrication des tranches de silicium 443.2.2 tape 1 : ralisation du caisson N 46

3.2.3 tape 2 : prparation des zones actives 493.2.4 tape 3 : ralisation des grilles 513.2.5 tape 4 : dopage des zones actives 543.2.6 tape 5 : ralisation des via des contacts 553.2.7 tape 6 : ralisation des connexions en mtal 1 563.2.8 tape 7 : ralisation des via mtal 1 mtal 2 583.2.9 tape 8 : ralisation des connexions en mtal 2 59

3.3. Principes de dfinition des rgles de dessin 61

3.3.1 Les diffrents types de contraintes 623.3.2 Exemples de rgles de dessin 63

CHAPITRE 4 RSEAUX DE CONDUCTION ET PORTES 67

4.1. Reprsentation symbolique des signaux 67

4.1.1 Signaux logiques 674.1.2 Chronogrammes 684.1.3 Signaux vnementiels et de valeur 694.1.4 Propret dun signal 704.1.5 Validation des signaux temporels (horloges) 71

4.2. Le transistor vu comme un interrupteur 724.2.1 Imperfections 72

4.3. Rseaux de conduction 73

4.3.1 Logique de conduction 734.3.2 Utilisation des rseaux de conduction 75

4.4. Portes logiques 76

4.4.1 Consommation des portes logiques 764.4.2 Portes CMOS classiques 774.4.3 Portes CMOS non classiques 80

4.4.4 Portes 3 tats 85


8/329

Table des matires VII

D

unod


4.5. Logique dynamique 88

4.5.1 Logique Domino 894.5.2 Partage de charges 89

4.6. Logique matricielle 91

4.6.1 Matrice de ROM 914.6.2 Utilisation des matrices de ROM comme reconnaisseurs/dcodeurs 944.6.3 PLA-ROM 954.6.4 ROM 984.6.5 PLA boolen 984.6.6 Alimentation pulse 1004.6.7 PLA dynamique 1004.6.8 Optimisation des PLA 103

CHAPITRE 5 DESSIN DES MASQUES DUN CIRCUIT INTGR 105

5.1. Dfinition du problme 105

5.2. Conception topologique 106

5.3. Rgles symboliques 107

5.3.1 Rgles dites au Lambda 1075.3.2 Dessin symbolique sur grille 108

5.4. Couches technologiques et flux dinformation 109

5.4.1 Organisation matricielle du dessin des blocs 109

5.4.2 Affectation des flux aux couches technologiques 1115.5. Dessin des portes CMOS classiques 111

5.5.1 Dessin dun rseau de conduction 1125.5.2 Dessin des portes classiques 113

5.6. Dessins squelettiques 117

5.7. Dessin des ROM et des PLA 118

5.7.1 Matrices NOR 1185.7.2 Matrices NAND 119

5.8. Assemblage des macro-blocs dun circuit 120

CHAPITRE 6 OPRATEURS ARITHMTIQUES 121


6.1.1 Oprations ralises 1216.1.2 Reprsentation des nombres 122

6.2. Additionneur 122

6.2.1 Rutilisation de laddition 123

6.2.2 Addition binaire 1236.2.3 Synthse dune cellule dadditionneur 124


9/329

VIII Conception des circuits VLSI

6.2.4 Additionneur parallle 128

6.3. Unit arithmtique et logique (UAL) 130

6.3.1 Calcul du OU-exclusif 1306.3.2 Calcul du OU 131

6.3.3 Calcul du ET 1316.3.4 Schma et dessin de la cellule dUAL complte 131

6.4. Multiplieur cbl 134

6.4.1 Multiplieur simple 134

CHAPITRE 7 SYSTMES SQUENTIELS 137

7.1. Dfinitions 137

7.1.1 Reprsentation du comportement des systmes squentiels 139

7.2. Systmes squentiels asynchrones 139

7.3. Systmes squentiels synchrones 140

7.3.1 Ralisation des systmes synchrones 142

7.4. Systmes polyphass 142

7.4.1 Notion de latches 1427.4.2 Systmes polyphass 145

7.5. Systmes monophass 153

7.5.1 Bascules 154

7.5.2 Systmes monophass 162

7.6. Systmes mixtes monophass/polyphass 168

CHAPITRE 8 LMENTS DE VHDL 171

8.1. Bref historique des langages de description du matriel 171

8.2. Structure dune description VHDL 173

8.2.1 Lentit 1748.2.2 Larchitecture 174

8.3. Les diffrents types de description 175

8.3.1 Descriptions structurelles 1758.3.2 Descriptions fonctionnelles 1778.3.3 Descriptions procdurales 1788.3.4 Descriptions mixtes 180

8.4. Types des signaux et des variables 180

8.4.1 Types standard et drivs 1808.4.2 Types IEEE 182

8.5. Expressions 1838.5.1 Attributs des signaux 183


10/329

Table des matires IX

D

unod


8.5.2 Oprateurs 1848.5.3 Temps de transit 184

8.6. Instructions de connexion conditionnelle 185

8.6.1 Multiplexeurs 185

8.6.2 Logique 3 tats et latches 1868.6.3 Blocs 187

8.7. Comportement temporel des descriptions 187

8.7.1 Intervalle temporel de dfinition des signaux 1878.7.2 Cas des dispositifs temps de rponse trs long 188

8.8. Instructions spcifiques aux processus 189

8.8.1 Instructions conditionnelles 1898.8.2 Instruction de choix 1908.8.3 Instructions de bouclage 1908.8.4 Mise en attente dun processus 1918.8.5 Filtrage des vnements lors de lexcution dun process 1928.8.6 Choix du front de dclenchement dun process 192

8.9. Descriptions comportementales 193

8.10. Fonctions 193

8.10.1 Programmation des fonctions 1938.10.2 Fonctions de rsolution de conflits 194

8.11. Packages 194

8.11.1 Mise en uvre des packages 1958.12. Duplication et paramtrisation du matriel 195

8.12.1 Structures vectorielles et matricielles 1958.12.2 Paramtrisation du matriel 196

8.13. Matriel complmentaire 197

8.13.1 Environnement de simulation 197

CHAPITRE 9 CONCEPTION ALGORITHMIQUE DES CIRCUITS VLSI COMPLEXES 199


9.2. Domaines dapplication de cette technique de conception 200

9.3. Description du comportement 201

9.3.1 Description du squencement 2019.3.2 Choix du compromis cot/performance 203

9.4. Dmarche gnrale de conception 205

9.5. Conception du chemin de donnes 207

9.5.1 Spcification du chemin de donnes de la montre 207

9.5.2 Mise sous forme standard des instructions opratives 2089.5.3 Conception physique du chemin de donnes 210


11/329

X Conception des circuits VLSI

9.6. Architecture temporelle 218

9.6.1 Fonctionnements relatifs du squenceur et du chemin de donnes 219

9.7. Conception du squenceur de la montre 223

9.7.1 Mise en forme de lalgorithme 2239.7.2 Ralisation du squenceur de la montre 2249.7.3 Contenu du PLA 2249.7.4 Optimisation topologique du PLA 2269.7.5 Squencement global de la montre 2269.7.6 Description VHDL du squenceur de la montre 226

9.8. Autres organisations possibles de squenceur 230

9.8.1 Squenceurs microprogramms 2309.8.2 Squenceurs cbls 234

9.9. Dessin des squenceurs 240

CHAPITRE 10 MCANISMES DHORLOGERIE 243

10.1. Mcanismes classiques dhorlogerie 243

10.2. Horlogerie des circuits rapides et complexes 244

10.2.1 Notion de zone isochrone 24810.2.2 Distribution de lhorloge 249

10.3. Vers le futur 253

CHAPITRE 11 OUTILS ET MTHODES DE CONCEPTION DES CIRCUITS INTGRS COMPLEXES 257

11.1. Contexte 257

11.2. La matrise des cots de conception 258

11.3. Circuits compils 259

11.4. Circuits custom 261

11.4.1 Styles de conception 262

11.5. Vrification de la conception 262

11.6. Systmes intgrs SOC (Systems On Chip) 263

11.7. La suite 264

CHAPITRE 12 EN GUISE DE CONCLUSION 267

EXERCICES 269


12/329

Table des matires XI

D

unod


ANNEXE 1 RAPPELS DALGBRE DE BOOLE 297

A1.1. Dfinition 297

A1.2. Interprtation 298

A1.3. Fonctions boolennes 299A1.3.1 Terme 299A1.3.2 Forme canonique dune fonction boolenne 300A1.3.3 Simplification dune fonction boolenne 300A1.3.4 Duale dune fonction boolenne 300A1.3.5 Proprits du OU-exclusif 301A1.3.6 Vision dissymtrique des fonctions boolennes 301

ANNEXE 2 TUDE DUNE MONTRE AVEC AFFICHAGE 303

A2.1. Organisation de laffichage 303

A2.2. Nouvel algorithme 303

A2.3. Optimisation de lalgorithme 307

A2.3.1 Organigramme 308

A2.4. Conception du chemin de donnes 309

A2.4.1 Forme standard 309A2.4.2 Schma du chemin de donnes 310

A2.5. Conception du squenceur 311


13/329


14/329

D

unod


Chapitre 1 1

Introduction

Lobjectif de cet ouvrage est de prsenter les techniques de conception des circuitsintgrs CMOS complexes. La conception de circuits lectroniques logiques a dbutdans les annes 1950 avec le dveloppement du RADAR et des premiers ordinateurs.

Elle sest ensuite dveloppe, surtout aux tats-Unis, dans lindustrie et dans les dpar-tements dElectrical Engineering des grandes universits amricaines, au cours desannes 1970 et 80 avec lapparition des microprocesseurs VLSI nMOS puis CMOS.Les centres de recherche se sont intresss cette discipline partir du milieu desannes 1970 avec limplication dinformaticiens qui souhaitaient raliser des micro-processeurs [ANC86]. La publication internationale de louvrage de Mead et Conway[MEA80] joua le rle dun vritable dtonateur. Du jour au lendemain, de nombreusesquipes de recherche se mirent dessiner des circuits. Des organisations furent misessur pied pour permettre la ralisation de circuits universitaires. Malheureusement,tous les pays concerns ne surent pas retirer le mme profit de cet lan.

La matrise de la conception des circuits intgrs VLSI est une condition ncessaireau dveloppement dune industrie lectronique performante. Alors quune seule chanede fabrication permet la ralisation de nombreux circuits diffrents, la conception deces circuits (souvent spcifiques aux besoins de lindustrie) ncessite de nombreuxconcepteurs, ce qui ouvre de larges perspectives professionnelles dans cette discipline.

Ltude de la circuiterie VLSI fait appel tout un ensemble de notions qui ne fontpas partie des cursus habituels de physique et dinformatique. Certains ne sont pas,ou plus, enseigns. Ils font partie du savoir-faire des concepteurs de circuits intgrscomplexes, comme par exemple la technique des circuits polyphass. Une tude appro-fondie de lensemble des sujets abords ncessiterait dcrire une encyclopdie.Nous avons donc choisi de ne traiter que les lments importants de chaque domaine


15/329

2 1 Introduction

et de ngliger les domaines qui ne comportent pas de spcificit microlectronique,pour pourvoir disposer dun point de vue global sur cette discipline et permettre ainsison approfondissement ultrieur.

1.1 LVOLUTION TECHNOLOGIQUE

Depuis une cinquantaine dannes, lvolution de la complexit des circuits intgrsdouble tous les 18 mois (loi de Moore [MOO65]). Cette volution exponentielle a per-mis de raliser, de manire monolithique, des organes lectroniques de plus en pluscomplexes qui taient auparavant raliss sous la forme darmoires (par exemple : desprocesseurs, des mmoires, des commutateurs tlphoniques).

Le principal moteur de cette volution rside dans la diminution rgulire de la tailledes motifs de dessin des circuits intgrs. Partis de quelques dizaines de micronsdans les annes 1960, ceux-ci sont maintenant de 60 nm en 2006, et tout montre quecette volution nest pas termine.

La capacit de lindustrie microlectronique poursuivre cette volution est pro-prement incroyable. Elle surprend tout le monde, y compris les experts. Ceux-ci, runisau sein dune organisation appele SIA (Semiconductor Industry Association), publientrgulirement des prdictions (appeles ITRS pourInternational Technology Roadmap

for Semiconductors) qui savrent systmatiquement sous-values pour un futurqui dpasse trois ans, cest--dire lhorizon de leurs recherches. La meilleure prdic-tion est encore le simple prolongement du pass, aussi incroyable quil puisse tre.

1 000

10 000

100 000

1 000 000

100 000 000

1 000 000 000

1970 1975 1980 1985 1990 1995 2000 2005 2010

10 000 000

INTEL

MOTO / IBM

I800

MC6800 I8086

MC 68000

MC68020 I386

I286

Nb Tr

8

I4004

ium-ProPentium

PentPPC601MC68040 I486

Pentium IICeleron

Pentium 4

PPC620

Prvision Intel

1 000

1 000 000

100 000 000

1 000 000 000

1970 1975 1980 1985 1990 1995 2000 2005 2010

10 000 000

10 000

100 000

INTEL

MOTO / IBM

I800

MC6800 I8086

MC 68000

MC68020 I386

I286

Nb Tr

8

I4004

ium-ProPentium

PentPPC601MC68040 I486

Pentium IICeleron

Pentium 4

PPC620

Prvision Intel

Figure 1.1 volution exponentielle de la complexit des microprocesseurs(illustration de la loi de Moore)


16/329

1.2 Lvolution des circuits intgrs 3

D

unod


1.2 LVOLUTION DES CIRCUITS INTGRSLvolution des circuits intgrs est certainement laventure technologique la plusfabuleuse de lhistoire humaine. Lampleur des progrs raliss dpasse de loin tout cequi a t fait dans les autres domaines, y compris laviation et le spatial.

Les circuits intgrs utilisent deux types de composants actifs, appels transis-tors :

Les transistors effet de champ, proposs par J.E. Lilienfeld en 1925-1928 [LIL33],mais pratiquement raliss par M.M. Atalla, D. Kahng et E. Labate fin 1959. Lidematresse de ces composants tait la transposition ltat solide dune triode.Ceux-ci ont t appels FET puis MOS-FET, puis MOS. Ils ont successivement traliss avec des grilles mtalliques (technologie PMOS grille alu) puis avec desgrilles en polysilicium (technologie nMOS) puis sous forme complmentaire(technologie CMOS).

Les transistors dits bipolaires , dcouverts sous une premire forme (transistors pointes) par J. Bardeen et W.H. Brattain aux laboratoires Bell le 23 dcembre 1947[BAR50], puis sous leur forme dfinitive (transistors jonctions) en 1948 parW. Shockley [SHO76] au terme dune tude thorique. Contrairement aux transis-tors effet de champ, dont le dbit est command par une tension, les transistorsbipolaires se comportent comme des amplificateurs de courant.

Taille des motifs minimaux (microns)

100

12m

55m

10

0,01

1960 1970 1980 1990 2000 2010 2020

0,1

1

prdiction Intel

130nm

350nm

800nm

1m

2m3m

4m5m

6m

apparition des

phnomnes

quantiques

45nm

90nm

250nm180nm

65nm

Figure 1.2 volution de la taille des motifs minimaux de la technologie


17/329

4 1 Introduction

La plus grande facilit de fabrication et dutilisation des transistors effet de champleur a permis de devenir les composants fondamentaux des circuits complexes partirde 1975.

Les premiers circuits intgrs furent raliss, quasi simultanment par Jack Kilby

chez Texas Instrument (le 12 septembre 1958) [KIL64] et par Robert Noyce chezFairchild [NOY61]. Aprs un combat juridique, la paternit de cette premireralisation fut attribue Jack Kilby.

Les premiers circuits intgrs taient raliss en technologie bipolaire. Ils compor-taient quelques dizaines de transistors. Cette technologie fut principalement utilisepour crer les premires familles de composants logiques. En particulier, la familleTTL (pour Transistor-Transistor Logic) ou 74xx qui a perdur jusqu maintenanttranspose en technologie MOS sous la forme de composants discrets et de cellules decircuits intgrs complexes. Vers 1970 les circuits intgrs complexes en technologie

PMOS grille alu commencrent apparatre. Leur lenteur limitait leur domainedapplication des mmoires puis aux premiers microprocesseurs. Ted Hoff conut lepremier microprocesseur commercial (Intel 4004) en 1972. Larrive de la technologienMOS vers 1974 permit la mise sur le march des premiers microprocesseurs degrande diffusion 8 bits puis 16 bits (Intel 8080, 8085, 8086 ; Motorola 6800, 6809,68000 ; Zilog Z80, Z8000 ; MOS 6502), et de leurs composants associs. Pour luttercontre laugmentation de la dissipation thermique, la technologie nMOS fut remplacepar la CMOS au dbut des annes 1980, ce qui permit de poursuivre laventure

jusquaux microprocesseurs gants actuels regroupant plusieurs centaines de mil-lions de transistors et fonctionnant des frquences de plusieurs gigahertz.

Le passage dune technologie la suivante nest pas aussi immdiat quil y parat.Une fois que la faisabilit des nouveaux composants est tablie, il faut encoreapprendre utiliser cette technologie. Par exemple, prise navement, la conceptionmanuelle de circuits CMOS se solde par beaucoup de connexions qui occupent de laplace et rduisent fortement la densit. Lorsque de bons principes dorganisationtopologique furent trouvs, cette technologie permit de raliser des circuits presqueaussi denses que ceux raliss avec la technologie nMOS prcdente.

La saga des circuits intgrs se heurte actuellement une nouvelle preuve : la dis-sipation des circuits les plus puissants devient prohibitive. En effet, le passage dune

gnration de produits la suivante (par exemple dans le cas des microprocesseurs)ncessite un gain de performance qui rsulte de trois facteurs indpendants :

une nouvelle architecture plus performante ; une circuiterie plus rapide ; une technologie plus performante.

Or, laugmentation de performance due aux deux premiers facteurs se traduit parune augmentation exponentielle de la consommation. Celle due lamliorationtechnologique se fait consommation constante (voire dcroissante). Si lon recherchela performance maximale, le rsultat se solde toujours par une augmentation de la con-sommation. Par unit de surface, cette dissipation a dpass en 1996 celle des plaquesde cuisson et elle se dirigeait rsolument vers celle du cur des centrales nuclaires.


18/329

1.3 Petit historique de la circuiterie logique 5

D

unod


La poursuite de cette course aurait ncessit lutilisation de dispositifs de refroidis-sement trs coteux. Heureusement, lavenir de ces circuits complexes se situe engrande majorit dans des appareils portables (tlphone, gadgets lectroniques, ordi-nateurs, baladeurs musicaux et vido), ce qui a permis de changer de cible commer-ciale et de bnficier dun sursis momentan.

1.3 PETIT HISTORIQUE DE LA CIRCUITERIE LOGIQUE

Les premiers circuits logiques furent des circuits asynchrones relais (ladditionneurModel K de G.R. Stibitz en 1937). Cette technologie issue de la tlphonie se dve-loppa entre les annes 1930 et 1950. Des montages tube vide furent aussi utilisspour le traitement en temps rel des images Radar dans les annes 1940 et 1950. Ladiffrence importante de tension entre lentre (la grille) et la sortie (lanode) des tubes

vide compliquait beaucoup la ralisation de couplages directs entre les tages suc-cessifs. Cela conduisit utiliser des couplages capacitifs et une reprsentation desgrandeurs logiques sous la forme dimpulsions qui vhiculaient simultanment lesvaleurs et les instants doccurrence. Les montages lectroniques de cette poque secomportaient comme un rseau de fonctions parcourues par des impulsions dactiva-tion. La grande nouveaut des ordinateurs sest situe dans la rutilisation dun petitensemble de fonctions pour effectuer une grande varit de tches.

Les ordinateurs conus au dbut des annes 1960 taient asynchrones et conti-nuaient utiliser la logique impulsions, malgr le fait que lutilisation de transistorspermit de raliser des couplages directs (comme par exemple dans la circuiterie RTL(pourResistor-Transistor Logic)). Les dures alloues aux oprateurs pour fonctionnertaient dtermines par des batteries de monostables dont le rglage ncessitait un

1

10

100

1000

Cur de racteur nuclaire

Plaque de cuisson

P4 3GhzPIIIPII

P Pro

iuP

ass

cn

i

de

iss

pe

/W

mc

2

d'aprs Fred Pollack, Intel

P4 1,5Ghz

Pentium

I486I386Familles technologiques

1.5 1 0.7 0.5 0.35 0.25 0.18 0.13 0.1 0.07

1

10

100

1000

Cur de racteur nuclaire

Plaque de cuisson

P4 3GhzPIIIPII

P Pro

iuP

ass

cn

i

de

iss

pe

/W

mc

2

d'aprs Fred Pollack, Intel

P4 1,5Ghz

Pentium

I486I386Familles technologiques

1.5 1 0.7 0.5 0.35 0.25 0.18 0.13 0.1 0.07

Figure 1.3 volution de la puissance dissipe par unit de surface des processeurs Intel X86(daprs [POL99])


19/329

6 1 Introduction

doigt certain. Pour assainir le fonctionnement de ces machines, la logique syn-chrone niveaux fut utilise partir du milieu des annes 1960. Elle dboucha surla cration de grandes familles logiques comme la TTL qui perdure encore jusqumaintenant aprs son passage en CMOS.

Larrive des circuits VLSI complexes dans les annes 1970 posa un nouveauproblme. Leur technologie, compltement nouvelle, ntait pas ralise avec unegrande prcision et des variations importantes de leurs caractristiques taient fr-quentes entre les lots de circuits. Pour saffranchir de ce problme, une logique poly-phase, base sur le principe des cluses, fut utilise. De plus, comme le nombre detransistors disponibles tait toujours infrieur aux dsirs des concepteurs, ceux-ciinventrent des astuces pour en utiliser le moins possible. La logique dynamique etcelle dinterrupteurs firent leur entre (ou plutt leur retour !). Pendant ce temps, lalogique monophase tait devenue le classique des lectroniciens qui lutilisaient pourraliser des cartes.

Laugmentation constante de la complexit des circuits intgrs laissait prvoir lalimite de la logique synchrone ds 1980 [ANC82]. Deux familles de solutions furentproposes :

La logique asynchrone moderne fut propose ds 1980 sous la forme de lutili-sation de signaux impulsionnels transmis de manire diffrentielle par un protocolede poigne de main. Aprs plus de 25 ans defforts, cette proposition acadmiquereste un sujet davenir

Des techniques de synchronisation des circuits trs complexes furent mises au pointdans les annes 1990 et conduisirent au dveloppement des microprocesseursmodernes. Ces circuits sont constitus de blocs synchrones qui reoivent une hor-loge centrale localement resynchronise.

Les contraintes de test dues la complexit des circuits et aux risques de parasitageentre les lignes mtalliques, associ au fait que le nombre de transistors nest plus unecontrainte, conduisirent labandon de la logique polyphase ainsi que des techniquesde logique dynamique et dinterrupteurs qui posaient des problmes de test, mais sur-tout qui nentraient pas dans la culture classique des lectroniciens malgr les avan-tages importants quelles auraient pu apporter.

Lavenir de llectronique est la ralisation de petits appareils trs complexes, mais

portables et de grande autonomie. Cet objectif ne peut tre atteint que par de nouvellestechnologies, mais aussi par de nouvelles techniques de circuiterie dont beaucouprestent inventer.

1.4 LE MONDE INTRIEUR AUX CIRCUITS INTGRS

Lintrieur dun circuit intgr complexe est un univers trs diffrent de celui de la cartede circuit imprim sur lequel il est mont. Toutes les chelles sont rduites par desfacteurs importants, de lordre de plusieurs milliers. Par exemple, les dimensions aveclesquelles un circuit intgr est dessin sexpriment, actuellement, en dizaines denanomtres, alors que le dessin du circuit imprim est ralis au dixime de millimtre.


20/329

1.4 le monde intrieur aux circuits intgrs 7

D

unod


Les temps de monte, de descente, de transfert sont mesurs en picosecondes lintrieur du circuit intgr et en nanosecondes sur la carte. Il en est de mme pour lescapacits, comptes en fentofarads dans le circuit intgr et en picofarads sur la carte.Les courants sexpriment en microampres dans le circuit intgr en en milliampres

sur la carte. Par contre, les signaux logiques internes un circuit intgr peuventatteindre des frquences qui sont actuellement de plusieurs gigahertz, alors quil estdifficile datteindre plusieurs centaines de mgahertz sur la carte.

Cette numration pourrait tre prolonge, mais il en ressort que tout est rduitdans le monde interne un circuit intgr (sauf la complexit et les performances !) parrapport llectronique traditionnelle . En revanche, un circuit intgr reprsente unmonde gigantesque son chelle. Pour risquer une comparaison, il faudrait la faire soitavec une carte routire de toute lEurope (avec une dfinition dune dizaine de mtres),soit avec une tapisserie gante de 500 mtres de ct, tisse avec quatre points parcentimtre. Tout cela pour montrer que les distances relatives sont gigantesques lchelle du circuit. Lorganisation topologique dun tel circuit relve de techniquesqui sont comparer avec lorganisation territoriale des pays.

Le passage entre le monde de lintrieur du circuit intgr et celui de la carte surlaquelle il est mont ncessite lutilisation de dispositifs adaptateurs importants pourraliser les correspondances lectriques et gomtriques. Ces dispositifs se composentde deux parties :

Un premier niveau dadaptation est ralis par une couronne damplificateurs etdes plots de connexion qui occupent gnralement toute la priphrie du circuitintgr. Cette couronne ralise ladaptation lectrique et gomtrique entre le cur du circuit intgr et le botier.

Figure 1.4 Le dessin dun circuit intgr complexe peut tre compar une carte routire de lEurope (avec des dtails de 10 m).


21/329

8 1 Introduction

Le botier ralise un second niveau dadaptation, surtout gomtrique, avec la carte.

La couronne comporte des amplificateurs multi-tages pour les sorties, des dispo-sitifs de protection lectrique pour les entres, et des plots de connexion suffisammentgros pour que lon puisse se connecter dessus. Vue de lintrieur du circuit intgr,la commande dun dispositif sur la carte ncessite une amplification et un ralentis-sement des signaux comparables ceux ncessits par la commande de dispositifslectromcaniques partir dune carte lectronique. Cela signifie que le dialogue entredeux circuits intgrs complexes est comparable au fait de passer par des relais etdes servomoteurs pour interconnecter deux cartes dlectronique.

Ces importantes limitations sont des facteurs qui poussent mettre toutes les dif-frentes fonctions dans le mme circuit intgr en augmentant ainsi sa complexit.Cette tendance est dailleurs incite par lvolution technologique qui permet une aug-mentation rgulire de la complexit et des performances en diminuant rgulirement

la taille des motifs qui permettent le dessin des circuits intgrs.

1.5 LEFFORT DE CONCEPTION DES CIRCUITS INTGRS

La conception des circuits intgrs se fait principalement viadeux approches. Lapremire consiste considrer la technologie VLSI comme une simple volutiontechnologique de la conception des cartes lectroniques. Ces techniques de conceptiondes circuits intgrs peuvent tre vues comme une transposition de celles utilisespour la conception des cartes lectroniques. De telles approches sont utilises par

les techniques de conception rapide telle que celle des circuits prdiffuss et descircuits programmables (FPGA, EPLD). La seconde approche consiste se rendrecompte que la technologie VLSI possde ses propres spcificits qui peuvent treexploites pour raliser des circuits beaucoup plus optimiss et plus performants. Lacircuiterie des circuits VLSI devient alors une nouvelle discipline qui sappuie sur denouveaux concepts (logique dinterrupteurs, rtention dynamique de linformation,transparence des bascules, circuits polyphass, et qui intgre les aspects topologiquesqui conduisent au dessin des masques). Cette relation entre la fonctionnalit des blocset leur topologie ouvre une dimension tout fait nouvelle dans la conception descircuits lectroniques.

La conception optimise des circuits intgrs complexes pose un problme majeur :dessiner la main un circuit intgr complexe revient fournir un travail de type arti-sanal, cest--dire dont le cot tout compris est peu prs dun lment par heure.Cela signifie que le temps de dessin dun microprocesseur moderne serait de lordrede 100 millions dheures de travail ! Un tel cot pharaonique limiterait srieusementle nombre de modles disponibles et en augmenterait fortement le prix de vente. Lesfaons de rduire ce cot consistent :

chercher une organisation du circuit intgr qui multiplie les cellules identiquesqui nont qu tre dessines une seule fois ;

chercher rcuprer des sous-ensembles les plus gros possibles dun circuit lautre. Cette approche est trs utilise. Dune part, les constructeurs de circuits


22/329

1.5 Leffort de conception des circuits intgrs 9

D

unod


intgrs disposent de bibliothques de cellules qui sont la base de leur approchesde conception automatique. Dautre part, il existe un march pour des sous-ensembles importants, appels IP (pourIntellectual Property) tels que des proces-seurs, des mmoires, des modules systmes, etc.

Cette thsaurisation de dessins se heurte lvolution des rgles technologiquesqui changent tout les six mois et qui demande ladaptation constante des dessins.Les constructeurs de circuits intgrs disposent dquipes qui adaptent en perma-nence les dessins de leurs cellules de base lvolution de leur technologie.

Le troisime volet de cette rduction de cot consiste dessiner automatiquementles circuits laide doutils informatiques intelligents . Les outils de CAO (pourConception Assiste par Ordinateur) sont parmi les outils informatiques les plusavancs. Ils sont actuellement capables de partir de la description du comportementsouhait pour le circuit et de crer niveau par niveau des descriptions de plus en

plus prcises de la structure du futur circuit. Toutefois, les dernires tapes sontdifficiles franchir et actuellement, le processus de conception automatiquesarrte lassemblage et linterconnexion de cellules standard dessinesmanuellement. La thsaurisation des IP se fait dailleurs beaucoup plus au niveaude descriptions synthtisables qu celui des dessins de leurs masques.

Malheureusement, ces techniques de conception automatique des circuits intgrsdcoulent de celles initialement dveloppes pour les cartes lectroniques et nutilisentpratiquement pas (pour ne pas dire pas du tout) les spcificits de la technologie descircuits intgrs. Cette option a t prise pour au moins deux raisons :

Les spcificits de la technologie microlectronique sont assez diffrentes de cellesde llectronique traditionnelle et demandent une refonte profonde des techniquesutilises.

Le march vis par ces outils se veut plus large que celui des concepteurs de circuitsintgrs. Il prsente la microlectronique comme une simple volution technolo-gique capable de raliser les mmes montages que ceux raliss sur carte. Il visedonc permettre aux lectroniciens dutiliser la technologie microlectronique enconservant leur espace culturel .

Avec ces outils, un circuit intgr peut tre dessin pour un cot trs infrieur

celui de son dessin manuel, mais comme toute mdaille a son revers, ses performancesseront infrieures (denviron 50 %) et sa taille sera suprieure (environ double) parrapport une conception manuelle. Ce compromis na rien de surprenant, il est com-parable celui obtenu pour le logiciel pour lequel il a t tranch, depuis dj long-temps, en faveur de lautomatisme.

La quasi-totalit des circuits intgrs est maintenant compile. Restent les micro-processeurs gants dont environ la moiti de la surface est encore dessine manuel-lement pour maintenir les performances aux limites de ce qui est possible.

Avec les outils modernes, la ralisation lectronique dun circuit intgr devientquasiment invisible pour son concepteur qui nest concern que par la description ducomportement escompt. Lutilisation de techniques plus spcifiques la micro-lec-tronique redeviendrait donc possible sans perturber lespace cognitif des concepteurs.


23/329

10 1 Introduction

Toutefois, le fait que les outils actuels permettent dobtenir des rsultats acceptableset que le cot des efforts de recherche et de dveloppement ncessaires pour mettre enuvre ces nouvelles techniques est important, nincite pas les fabricants de logicielsde conception faire cet effort.

Pour justifier notre effort dans ce contexte morose, nous pensons que des notionsde conception manuelle sont utiles toute personne implique dans la conception(mme automatique !) de circuits intgrs, un peu comme la connaissance de la pro-grammation en assembleur peut fournir un contexte culturel tout programmeurdapplications proches des couches basses dun systme informatique.

1.6 LES LANGAGES DE CONCEPTION

Ds la fin des annes 1960, ltude de langages daide la conception des montageslectroniques fut entreprise. Deux approches furent adoptes :

La premire a consist chercher dcrire le comportement souhait pour defuturs circuits.

La seconde fut lie la recherche de la comprhension des notions de base desdiffrents niveaux dabstraction de llectronique.

Les objectifs de ces langages ont t multiples ds le dpart :

spcification (contractuelle) des futurs circuits ;

vrification de leur comportement (par simulation puis par vrification formelle) ;

entre des outils de synthse automatique des circuits ;

dtermination des tests de fabrication de ces nouveaux circuits.

Les premiers langages ont t dvelopps dans des contextes de centres derecherche. Comme les techniques de synthse partir du comportement ntaient pasoprationnelles, ceux-ci se sont appuys sur des descriptions abstraites des montagesprojets. Toutefois, la comprhension de ces niveaux ne fut jamais satisfaisante. Lesnotions dgages ne purent jamais se dbarrasser compltement du modle informa-

tique sous-jacent. Ce type de langage finit par tre standardis sous la forme de VHDLet de Verilog vers le milieu des annes 1980.

Le dveloppement de mthodes de synthse partir de descriptions comportemen-tales relana les efforts dans la premire voie et consacra labandon de la seconde.Les nouveaux langages sont maintenant trs proches des langages informatiques.Cest le cas par exemple de SystemC. On peut toutefois penser que la connaissancedes notions de base des diffrents niveaux dabstraction de llectronique serait bienutile

Les langages de conception ont toujours donn une base conceptuelle aux concep-teurs de circuits intgrs. Leur volution vers linformatique est une rsultante dunecertaine diminution de lintrt pour llectronique au profit de linformatique.


24/329

1.6 Les langages de conception 11

D

unod


BIBLIOGRAPHIE

[LIL33] J.E. Lilienfeld,Device for controlling electric current, brevet US n 1 900 018, 7 mars1933.

[BAR50] J. Bardeen et W.H. Brattain, Three electrodes circuit element utilizing semiconductivematerial, brevet US n2 524 035, 3 octobre 1950.

[NOY61] R.N. Noyce, Semiconductor Device-and-lead Structure, brevet US n 2 981 877,25 avril 1961.

[KIL64] J.S. Kilby,Miniaturized Electronic Circuits, brevet US n 3 128 743, 23 juin 1964.

[MOO65] G. Moore, Cramming more components onto integrated circuits, Electronics, Vol. 38,n 8, 19 avril 1965.

[SHO76] W. Shockley, The path of Junction Transistor,IEEE Transaction on Electron Devices(reprise de 1976), nov. 1984.

[MEA80] C. Mead et L. Conway, Introduction to VLSI Systems, Addison-Wesley, 1980, tra-duction :Introduction aux systmes VLSI, InterEditions, 1983.

[ANC82] F. Anceau, A Synchronous Approach for Clocking VLSI Systems,IEEE Journal ofSolid-State Circuits, Vol. SC17 n 1, fvrier 1982.

[ANC86] F. Anceau, The Architecture of Micro-Processors, Addison-Wesley, 1986.

[POL99] F. Pollack, New Microarchitectures Challenges in the Coming Generations of CMOSProcess Technologies,Micro32, 1999.


25/329


26/329

D

unod


Chapitre 2 2

Du silicium linverseur CMOS

2.1 SEMICONDUCTEURS

Les semiconducteurssont des matriaux qui se situent entre les mtaux et les mtal-lodes dans le tableau de Mendeleev. Ils sont caractriss par le fait que leur couchelectronique superficielle contient quatre lectrons (ils sont de valence 4). Les princi-paux semiconducteurs sont le germanium, le silicium et le carbone. Actuellement, seulsle germanium et le silicium sont utiliss en microlectronique. Les alliages de mtaux-mtallodes sont aussi utiliss comme matriaux semiconducteurs (tel larsniure degallium).

Le silicium est un mtallode. Cest le principal constituant du sable. Il fut isol en1823 par Jns Jacal Berzelius. Sa densit est de 2,33, son point de fusion de 1 410 C.Comme le diamant, le silicium cristallise suivant un rseau cubique. Un cristal desilicium contient 5 1022atomes au cm3.

Pour faciliter la comprhension des mcanismes au niveau du cristal, nous utili-serons une reprsentation planaire du cristal de silicium.

2.1.1 Semiconducteur intrinsque

Les semiconducteurs trs purs (ayant une proportion dimpurets infrieure 1012)et monocristallins sont appels intrinsques. Ils sont naturellement isolants car tousles lectrons de leur couche priphrique sont engags dans les liaisons chimiques ducristal. Un trs faible courant peut nanmoins les traverser car lagitation thermiquelibre quelques lectrons (dans une proportion de 3 1013 temprature ambiante) quicrent un courant. Les places libres par les lectrons librs (appels trous) se com-portent comme des charges positives mobiles. Les trous se dplacent par des mouve-


27/329


28/329


29/329


30/329

2.3 Capacit MOS 17

D

unod


Dans un second temps, portons llectrode mtallique un potentiel positif. Lestrous vont alors tre repousss. Ils vont quitter la zone sous llectrode mtallique.

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - -- - - -

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

jonction type Ptype N

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - -- - - -

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + +

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - - - - - - + + +

+ + + + + + +

+ + + + + + + +

- - - - - - - -

- - - - -- - - -

jonction type Ptype N

Figure 2.5 Jonction N/P

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - - - - --

- - - - - - - -

- - - - - - - - -

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + +

recombinaisons type Ptype N

- +

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

-

-

- - - - - - - -

- - - - - - - - -

- - - - - - -

- - - - - - - -

+ + + + + + + +

+ + + + + + +

+ + + + + + + +

+

+ + + + + + +

+ + + + + + + +

+ + + + + + +

+ + + + + + +

recombinaisons type Ptype N

- +- +

i

Figure 2.6 Courant direct au travers une jonction

- - - - - - - - -

- - - - - - - -- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

+ + + + + + +

+ + + + + + ++ + + + + + +

+ + + + + + +

+ + + + + + +

+ + + + + + +

+ + + + + + +

zonedplte type Ptype N

+ -

= 0

- - - - - - - - -

- - - - - - - -- - - - - - - - -

- - - - - - - -

- - - - - - - - -

- - - - - - - -

- - - - - - - - -

+ + + + + + +

+ + + + + + ++ + + + + + +

+ + + + + + +

+ + + + + + +

+ + + + + + +

+ + + + + + +

zonedplte type Ptype N

+ -

i = 0

Figure 2.7 Jonction polarise en inverse


31/329

18 2 Du silicium linverseur CMOS

Lorsque le potentiel de cette dernire crot, et si le potentiel positif nest pas trop fort,

le semiconducteur sous llectrode mtallique va devenir vide de charges mobiles. Ilsera dit deplt. Lorsque le potentiel positif de llectrode mtallique crot, celle-ci vaattirer les lectrons qui se librent par effet thermique. La densit de ceux-ci sousllectrode mtallique va devenir suffisamment importante pour inverser le type dusemiconducteur qui va devenir localement de type N puisque ses charges mobilesdeviennent des lectrons (figure 2.10).

La tension ncessaire pour inverser le type du semiconducteur est appele la tensionde seuil. Elle est note vt.

mtal

substrat

(silicium P)

isolant

mtal

substrat

(silicium P)

isolant

Figure 2.8 Capacit MOS

-

substrat P (+)

charge dplace(trous)

charge dplace

--

substrat P (+)

(trous)

Figure 2.9 Capacit MOS (subtrat P) polarise ngativement

+

substrat P (-)

charges induites(lectrons type N induit)

++

substrat P (-)

charges induites(lectrons type N induit)

Figure 2.10 Capacit MOS (subtrat P) polarise positivement


32/329

2.4 Transistor MOS 19

D

unod


2.4 TRANSISTOR MOS

Un transistor MOS (aussi appel transistor FET pour Field Effect Transistor) est cons-titu dune capacit MOS dont larmature mtallique est appele la grille(figure 2.11).

Deux zones de contact en semiconducteur, de type oppos au substrat et appelessourceet drainsont disposes, sur le substrat, de part et dautre de la grille. Au repos,la source est isole du drain par deux diodes tte-bche. Si la grille est porte unpotentiel tel que le type du semiconducteur du substrat sinverse, alors le drain setrouve reli la source par un pont rsistif, appel canal, qui se trouve tre du mmetype de matriaux semiconducteur que la source et le drain. Le potentiel de grillecommande donc le passage du courant entre le drain et la source du transistor.

Ce transistor est physiquement symtrique, toutefois son fonctionnement lectriquene lest pas.

Lutilisation dun substrat de type oppos permet de raliser des transistors compl-mentaires qui deviendront conducteurs pour des potentiels opposs. On parlera alorsde transistors N ou P suivant le type du semiconducteur induit pour constituer leurscanaux.

Ces transistors sont schmatiss par les symboles suivants :

VG (+)

grille(polysilicium)

VG (+)

source (N+) drain (N+)canal

substrat (P)

isolant(SiO2)

grille(polysilicium)

source (N+) drain (N+)canal

substrat (P)

isolant(SiO2)

Figure 2.11 Transistor MOS de type N

drain

source

grille substrat

drain

source

drain

source

grille substrat grille substrat

drain

source

grille substrat

Transistor N Transistor P

Figure 2.12


33/329


Les symboles utiliss pour reprsenter les transistors refltent leur symtrie phy-sique. Celle-ci sera dailleurs utilise dans certains montages dans lesquels la mmelectrode passera alternativement du rle de source celui de drain et inversement.

Dans les schmas lectroniques, llectrode de substrat des transistors MOS est

souvent omise compte tenu du caractre systmatique de sa polarisation (0 v pourles transistors N et Vdd pour les transistors P).

2.4.1 Courant dans un transistor MOS

La source est prise comme origine de tous les potentiels. Celui de la surface du semi-conducteur varie peu prs linairement le long du canal, ce qui fait que la tension deseuil locale vt(x) du semiconducteur varie de vt0 la source vtdau niveau du drain(figure 2.13).

La tension aux bornes dune tranche dxde cette capacit est : (vg vt(x))

vsv (le long du canal)

vg

Vt0

vt

vt(x)


vg

Vt0

vt

vt(x)

Figure 2.13 Diagramme de lvolution de la tension vtle long du canal

VG

source (N+) drain (N+)dx

x

WL

i

- +

- +

VD

VG

source (N+) drain (N+)dx

x

WL

i

- +

- +

VD

Figure 2.14 Polarisation dun transistor MOS de type N


34/329


D

unod


La charge lectrique contenue dans cette tranche sera :

Le courant qui circule du drain la source correspond un dplacement de cettecharge lmentaire pendant dt:

La vitesse de dplacement des charges (lectrons) est dtermine par leur mobilit :

do :

en intgrant le long du canal et en prenant directement vtcomme variable, on obtient :

est la capacit dun carr unitaire de la grille vis--vis du substrat, est

le facteur de forme du transistor.Cette intgration peut se faire graphiquement. Nous supposerons que vtvarie linai-

rement le long du canal (figure 2.15) :

dq

e----Wdx vg vt x( )( )=

dq i dt=

dtdxv

------ dxdx

dv---------= =

idx2

dV-----------

e

----Wdx vg vt x( )( )=

i dx We----- vg vt x( )( )dv=

i dx0

L

We----- vg vt ( ) dv

vs

vd

=

i e----W

L----- vg vt ( ) dv

vs

vd

=

e---- cox=

WL-----


vg

Vt0

vd

vt

i


vg

Vt0

vd

vt

i

Figure 2.15


35/329


Plusieurs cas sont considrer :

vdpetit (figure 2.16) :

Le courant est alors de la forme :

Cette zone de la caractristique du transistor est appele linaire.

(figure 2.17)


vg

Vt0

vd

vt

i


vg

Vt0

vd

vt

i

Figure 2.16

i coxWL----- vg V t 0( )vd=

vd vg V t 0( )


vg

Vt0

vd

vt

i

vd2/2


vg

Vt0

vd

vt

i

vd2/2

Figure 2.17


36/329


D

unod


Le courant est alors de la forme :

Cette zone de la caractristique du transistor est appele quadratique.

(figure 2.18)

Le courant est alors constant :

Cette zone de la caractristique du transistor est appele sature.La caractristique i(vd) du transistor est donc :

i coxWL----- vg V t 0( )vd

vd2

2--------

=

vd vg V t 0( )

vs

v (le long du canal)

vg

Vt0

vd

vt

i

vs

v (le long du canal)

vg

Vt0

vd

vt

i

Figure 2.18

i coxWL-----

vg V t 0( )2

2---------------------------=

zone

linaire

id

vds

vg-Vt0

zone

quadratique

zone

sature

vg = ct

zone

linaire

id

vds

vg-Vt0

zone

quadratique

zone

sature

vg = ct

Figure 2.19


37/329


Dans la partie sature de sa caractristique, un transistor MOS se comporte commeun gnrateur de courant.

La valeur du courant dans les diffrentes zones de fonctionnement dpend de lacapacit unitaire coxde la grille. Cela signifie que lpaisseur ede lisolant doit tre

la plus faible possible. Dans les technologies modernes, cette paisseur nest quedune fraction de nm, cest--dire de seulement quelques couches atomiques.

2.4.2 Cas des transistors P

Les quations qui fournissent la valeur du courant dans des diffrents modes de fonc-tionnement dun transistor ne provoquent pas linversion du signe de ce courant lorsde linversion du signe des potentiels. Elles doivent donc tre considres commetravaillant sur des valeurs absolues.

2.4.3 Effets du second ordre

La caractristique dun transistor rel diffre lgrement de celle calcule (figure 2.23).

La polarisation locale de la capacit grille ne varie pas linairement le long du canal(figure 2.20).

La mobilit nest pas constante. Elle dpend du champ lectrique. Cest ce qui pro-voque une pente des caractristiques i(vd) en mode satur. Ce phnomne provientde la formation dune zone deplte, appele pinch-off , entre lextrmit ducanal et le drain (figures 2.22 et 2.23).

La tension de seuil varie lorsque le canal est court ou troit. Elle diminue si le canalest court et augmente sil est troit.


Vt0

vt


Vt0

vt

Figure 2.20


38/329


D

unod


Figure 2.21 Caractristiques dun transistor N (L = 0,6 m, W = 1,5 m)

DS

canalzone depinch off

DS

canalzone depinch off

Figure 2.22 Zone de pinch-off

id

vds

vg-Vt0

caractristique relle

vg = ct

id

vds

vg-Vt0

caractristique relle

vg = ct

Figure 2.23


39/329


2.5 LINVERSEUR CMOS

Un inverseur est obtenu en montant un transistor N et un transistor P tte-bche. Lesdeux grilles de ces transistors sont relies entre elles et lentre du montage.

2.5.1 Caractristique de transfert de linverseur

Lorsque lon fait varier le potentiel dentre Vindu montage de 0 v la tension dali-mentation, note Vdd, sa tension de sortie Voutvarie de Vdd 0 V. On constate que

lorsque Vinest proche de 0 v ou de Vdd, un seul transistor conduit et lautre est bloqu.Cela fait que ce type de montage possde la caractristique intressante de ne dissiperaucune nergie au repos. Avec les technologies modernes (infrieures 100 nm), descourants de fuite viennent obscurcir ce tableau idyllique.

Nous remarquons que les deux transistors sont toujours parcourus par le mmecourant et que la somme de leurs tensions vdsest gale Vdd(figure 2.25).

Considrons les diffrentes zones de la caractristique de transfert (figure 2.26).

Nous noterons VTla tension de seuil Vt0rendue commune aux transistors N et P.

Zone A : TrN bloqu (vgs< VT) ; i = 0 ; TrP quadratique (Vds = 0 v) ; Vout= Vdd. Zone B : TrN satur (vdsVdd) ; TrP quadratique (vds0 v). Zone C : TrN satur (vds = Vdd/2) ; TrP satur (vds = Vdd/2).

Zone D : TrN quadratique (Vds0 v) ; TrP satur (vdsVdd). Zone E : TrN quadratique (vds = 0 v) ; i = 0 ; TrP bloqu (vgs< VT) Vout= 0 v.

a) Points caractristiques

Point Lexpression du courant commun est :

VddVdd

SE

Vss

SE

Vss

Figure 2.24


40/329

2.5 Linverseur CMOS 27

D

unod


en supposant que linverseur est quilibr, cest--dire que :

Figure 2.25 Caractristique de transfert Vout= f(Vin) dun inverseur rel

A

B

C

DE

Vout

Vin

Vdd

A

B

C

DE

Vout

Vin

Vdd

Figure 2.26

12---ncox

WnLn------- Vin VT( )2=

12---pcox

WpLp-------- 2 Vdd V in( ) VT( ) Vdd V out( ) Vdd V out( )2[ ]=

ncox WnLn------- pcox WpLp

--------=


41/329


siLn=Lp= dimension minimale, alors :

lgalit des courants se simplifie en :

(1)

que lon drive par rapport Vinet Vout:

Le point est choisi de manire que pour toute tension < Vinlinverseur nampli-fie pas le bruit qui pourrait tre superpos son signal dentre. Cela correspond larelation :

Ce qui donne :

(2)

Reportons dans (1) pour liminer Vout:

do :

Calcul de la tension de sortie : de 2) on dduit :

WpWn--------

np------=

Vin VT )2 2 Vdd V in VT( ) Vdd V out( ) Vdd V ou t( )=

Vin VT( )dVin 2 Vdd V out( )dVin Vdd V in VT( )dVout+[=

2 Vdd V out( )dVout+

Vin VT ) Vdd V out( ) Vdd V in VT( )dVoutdVin-------------+

Vdd V out( )dVoudVin-----------+=

dVoutdVin------------- 1=

Vin VT ) 2 Vdd V out( ) Vdd V in VT( )+=

Vdd V out( )Vdd

2---------- Vin=

Vin VT )2 2 Vdd V in VT( )Vdd

2---------- Vin

Vdd2

---------- Vin =

Vdd

2---------- Vin

32---Vdd V in 2VT

=

T

2

4V

inV

T 2VddV

in

3

4---Vdd2 VddV

+=

Vin Vdd 2VT( ) Vdd 2VT( )34---Vdd

VT2

-------+=

Vin18--- 3Vdd 2VT+( )=

Vout Vdd2---------- Vin+=


42/329


D

unod


en tenant compte de lexpression de Vin:

qui se trouve tre suprieur Vdd VTpour la technologie considre (3,03 v contre2,7 v). Cela assure que le transistor P de la porte suivante sera bien bloqu.

Calcul du courant :

Le point sera donc choisi comme le niveau maximum du niveau logique 0 .La pente de 1 de la caractristique de transfert cet endroit assure que le niveau debruit en sortie sera au plus gal celui en entre.

Point

Ce point est situ, par symtrie, au milieu de la caractristique :

do :

comme il peut aussi scrire :

qui ne dpend pas de Vin. Le gain de linverseur, considr comme un amplificateuranalogique, est donc thoriquement infini. Pratiquement, les effets parasites leramnent une valeur voisine de 10.

VoutVdd

2----------

18--- 3Vdd 2VT+( )+=

Vout18--- 7Vdd 2VT+( )=

i12---ncox

WnLn------- Vin VT( )2=

12---ncoxW

nLn------- 34--- Vdd2---------- VT

2

=

i9

32------ncox

WnLn------- Vdd

2---------- VT

2=

Vin VoutVdd

2----------= =

i12---ncox

WnLn------- Vdd

2---------- VT

2=

i12---ncox

WnLn------- Vout VT( )2=


43/329


Point

Lexpression du courant commun est :

Un raisonnement identique conduit :

(3)

que nous drivons :

Le point est choisi avec des contraintes semblables celles du point , do :

on obtient :

(4)

que nous reportons dans (3) :

Ce qui donne, aprs dveloppement :

do :

Calcul de la tension de sortie : on reporte la valeur de Vindans (4) :

qui se trouve tre infrieur VTpour la technologie considre (0,26 v contre 0,6 v).Do le point sera choisi comme le niveau minimum du niveau logique 1 .

Calcul du courant :

1

2

---ncoxWn

Ln------- 2 Vin VT( )Vout Vout

2[ ] 1

2

---pcoxWp

Lp-------- Vdd V in VT( )= =

Vin VT( )Vout Vout2 Vdd V in VT( )=

out Vin VT( )dVoutdVin------------- Vout

dVoutdVin-------------+ Vdd V in VT(=

dVoutdVin------------- 1=

Vout VinVdd

2----------=

Vin VT( ) VinVdd

2----------

VinVdd

2----------

2 Vdd V in VT( )=

Vin Vdd 2VT( ) Vdd 2VT( )54---Vdd

VT2

-------=

Vin18--- 5Vdd 2VT( )=

Vout18--- 5Vdd 2VT( )

Vdd2

----------=

Vout18--- Vdd 2VT( )=

12---ncox WnLn

------- 2 Vin VT( )Vout Vout2[ ]=


44/329


D

unod


De (3) liminons Vout:

Remplaons Vinpar sa valeur au point :

qui se rcrit en :

On remarque que , ce qui est vident par symtrie.

Exemple numrique:Pour linverseur donn en exemple (Vdd = 3,3 V et VT= 0,6 V) :

Vin= 1/8(9,9 + 1,2) = 1,39 v, mesur 1,22 v,Vin= 1/8(16,5 1,2) = 1,91 v, mesur 1,77 v.Le courant qui traverse cet inverseur est donn par la courbe suivante. Le courant

maximum (i) est denviron 80 A.

12---ncox

WnLn------- 2 Vin VT( ) Vin

Vdd2

---------- Vin

Vdd2

---------- 2=

12---ncox

WnLn------- 2

18--- 5Vdd 2VT( ) VT

18--- 5Vdd 2VT( )

Vdd2

----------=

18--- 5Vdd 2VT( )

Vdd2

----------

2

i9

32

------ncoxWn

Ln

------- Vdd

2

---------- VT

2=

i i9

16------i 0,56i= = =

A

v

Figure 2.27 Courant dans un inverseur


45/329


2.5.2 Niveaux logiques

Ltude et lutilisation du fonctionnement des portes se fait sur une abstraction logiquede leurs niveaux dentre et de sortie qui reprsentent des niveaux de tension.

Les niveaux logiquesV0 et V1 sont choisis de manire assurer simultanment : Un bon blocage du ou des transistors qui doivent ltre, cest--dire un niveau

V0 infrieur VTet un niveau V1 suprieur Vdd VT, soit pour notre exemple :V0 < 0,6 v et V1 > 3,3 v 0,6 v = 2,7 v.

Une bonne limitation de la propagation des bruits(parasites) dans le circuit,cest--dire un niveau V0 infrieur Vinet un niveau V1 suprieur Vin , soit,pour notre exemple : V0< 1,22 v et V1> 1,77 v.

La contrainte du bon blocage des transistors est toujours suprieure celle de lalimitation de la propagation du bruit.

V in

t

Vdd

VT

VT

valeur logique indfinie

seuil hautvaleur logique "1"

seuil bas

valeur logique "0"

V in

t

Vdd

VT

VT

Figure 2.28

Vout

Vin

porte suivante

marges

de bruit

Vdd

Vout

Vin

porte su anteiv

marges

de bruit

Vdd

Figure 2.29 Marges de bruit


46/329


D

unod


Les marges de bruit montrent quel bruit peut tre superpos au niveau de sortie Voutpour quil natteigne pas le niveau dentre Vinde la porte suivante, et de mme pourles niveaux Voutet Vin.

2.5.3 Inverseur minimal

Nous appellerons inverseur minimal celui qui est dessin avec les valeurs mini-males des rgles technologiques : la longueur de ses transistors est gale taille dumotif minimal de la technologie (ici 0,6 m) et la largeur du transistor N gale auct de la zone de dbordement (de la zone active) dun contact entre la zone activeet le premier niveau de mtal (ici 1,5 m). La largeur du transistor P sera calculede manire que :

soit, en supposant CoxetLidentiques pour les deux transistors :

voisin de 2

Nous verrons que cet inverseur minimal peut jouer un rle de rfrence dans lecalcul des portes logiques.

n

cox

Wn

Ln-------

p

cox

Wp

Lp--------=

WpWn--------

np------=

Figure 2.30 Dessin des masques dun inverseur minimal en technologie CMOS 0,6 m


47/329


2.5.4 Caractrisation dynamique de linverseur minimal

La caractrisation dynamique de cet inverseur consiste dterminer ses temps demonte, de descente et de transit. Pour cela, il doit tre mis en situation, cest--dire

attaqu par un signal identique celui quil produit et charg de la mme manire quece quil prsente en entre (ou par un multiple, pour ltude de la sortance). Cette situa-tion est obtenue en simulant une chane dinverseurs et en tudiant celui dispos aucentre (figure 2.31). La construction dun modle mathmatique crdible pour dter-miner ces valeurs est beaucoup trop complexe.

Sur ce chronogramme, nous pouvons mesurer les temps de monte et de descentegaux 260 ps environ et le temps de propagation gal 150 ps environ. Une capacitde charge de 15 ff sur le dernier inverseur lamne gnrer un signal trs voisin decelui des inverseurs centraux. Cette capacit correspond donc celle dentre delinverseur.

Inverseur tudier

points d'observation

Inverseur tudier

points d'observation

Figure 2.31 Montage de test dun inverseur

Figure 2.32 Signaux dentre et de sortie de linverseur minimal


48/329


D

unod


a) Dsquilibrage des transistors

Lorsque nous nous cartons du rapport n/ppour dimensionner la largeur des tran-sistors P et N, lquilibre entre les temps de mont et de descente est perturb. Ceteffet peut tre utilis pour certaines applications spciales.

Laugmentation de la largeur du transistor P finit par ralentir la descente du signalde sortie de la porte modifie car cet largissement augmente la capacit de sortie dela porte.

b) Temps de propagation en fonction de la charge

TrP = 2 TrN(normal)

TrP = 4 TrNTrP = 4 TrN

TrP = TrN

TrP = TrN

Figure 2.33 Influence de la largeur relative des transistors N et P

75ff

60ff

45ff

30ff

15ff

0ff

Figure 2.34 Signal de sortie dun inverseur minimal en fonction de sa charge capacitive


49/329


Nous constatons que le temps de propagation dun inverseur est proportionnel lasomme de sa charge capacitive et de sa capacit de sortie.

(3)

En prolongeant cette courbe, nous voyons que limpdance de sortie de linverseurcontient une capacit denviron 25 ff relie Vss.

c) Dtermination de la sortance

La sortance correspond la capacit dun inverseur en piloter plusieurs de mme

type. Ce paramtre se dtermine de plusieurs manires : Par ltude de la dformation du signal de sortie :

Au fur et mesure quil est charg, le signal de sortie se dforme. La chargemaximale correspond la dformation maximale et au temps de propagation quirestent acceptables.

Par ltude de la capacit de reformatagede linverseur, ou de la porte suivante :Le reformatage est la capacit dune porte rgnrer un signal correct partir de

la sortie dforme de la porte prcdente. La limite de cette capacit fournit unemesure de la sortance de linverseur tudi.

Pour linverseur tudi titre dexemple, la dformation de son signal de sortie etlvolution de son temps de propagation deviennent importantes pour une charge

k Cs Cch+( )=

0

50

100

150

200

250

300

350

400

450

500

-30 -20 -10 0 10 20 30 40 50 60 70 80 90

temps de propagation ps

charge ff

capacit de

sortie (25ff)

Figure 2.35 volution du temps de propagation de linverseur en fonction de sa charge


50/329


D

unod


constitue de 8 inverseurs du mme type. Toutefois, les inverseurs qui constituent lacharge sont encore tout fait capables de reformater le signal. La sortance de cet inver-seur savre donc tre dau moins 8.

points d'observationpoints d'observation

Figure 2.36

charge 1

signal

reformat

par la porte

suivante

charge 8

Figure 2.37 Dformation et reformatage des signauxpour une charge de 8 inverseurs de mme type.


51/329


d) Influence de la taille des transistors

Si nous dessinons linverseur avec des transistors largis par un certain facteur, nousmultiplions leur conductante par ce facteur ainsi que les capacits parasites. Nousconstatons que les signaux de sortie de linverseur agrandi (charg par des inverseursgalement agrandis par le mme facteur) ne changent pas ! En effet, nous multiplionsla sortance absolue des inverseurs par ce coefficient, mais aussi leur charge, ce quiproduit des signaux de sortie identiques. Vouloir augmenter la vitesse dune pice decircuit en augmentant la taille de ses transistors est donc illusoire

Ce raisonnement nest valable que pour un morceau de circuit qui ne comporte pasde charges capacitives importantes et fixes, comme des connexions trs longues ou descapacits imposes. Dans ce cas, il faut videmment adapter la taille des transistorspour que ces charges restent dans les limites de sortance acceptables pour que lesportes aient des temps de propagation acceptables.

Cela montre que les performances de linverseur minimal constituent une limiteinfrieure que le dimensionnement des transistors ne permettra que dapprocher, mais

pas de dpasser. Linverseur minimal devient une sorte dunit de conception .Ses performances constituent donc des limites technologiques pour les circuitsintgrs raliss avec cette technologie. Le dimensionnement des transistors des portesplus complexes se fera donc par rfrence avec ceux de linverseur minimal.

e) Adaptation de charge

Pour piloter des charges capacitives importantes comme des bus ou des chargesexternes au circuit, il est ncessaire dutiliser plusieurs inverseurs en srie pour ra-liser une adaptation progressive entre les capacits de charge internes la circuiterie

et celle impose.

Figure 2.38 Les signaux de sortie dun inverseur minimal et dun inverseur

dans lequel les transistors sont quatre fois plus larges, sont strictement superposables


52/329


D

unod


Nous pouvons crire une formule qui donne le temps de propagation dun inver-seur en fonction du rapport entre sa capacit de charge Cchet celle de son entre Ce.Cette criture tient compte de la linarit de la dpendance du temps de propagationde cette porte vis--vis de la valeur de sa capacit de charge (formule (3) de 2.5.4.b)et de lindpendance de ce retard vis--vis dune modification homothtique de la

chane de portes (2.5.4.d).

Posons pour reprsenter le coefficient de charge relative de linver-seur (appele sortance). Dans cette formule, est une constante pour un typede portes. Dans le cas de notre exemple, ce rapport vaut et K = 66 ps.

Lattaque de la capacit CFncessite ntages dadaptation. Sils ont tous le mmecoefficient de charge , leurs temps de propagation individuels sont tous identiqueset gaux :

Do le temps de propagation de la chane dadaptation est de :

(4)

le fait que tous les inverseurs de la chane aient le mme coefficient de charge signifieque :

soit :

Remplaons ndans (4) par sa valeur :

Ce CFCe CF

Figure 2.39 Chane dadaptation de charge

K CsCe-------

CchCe

----------+ =

Cch Ce=Cs Ce

25 15 1,67=

K CsCe------- +

=

T n nK CsCe------- +

= =

CFCe------- n=

CFCe-------

log n ( )log=

T

CF

Ce

-------

log

log--------------------- K Cs

Ce------- + =


53/329


La valeur minimale de Test obtenue pour :

do :

soit :

Pour linverseur donn en exemple, une rsolution numrique donne une valeurde de 4,08pour linverseur donn en exemple. Toutefois, une valeur de 4peut treconsidre comme utilisable pour un large ensemble de technologies.

dT KCFCe-------

log 1log( )2

------------------ 1---

CsCe------- +

1log

-----------+ d=

dTd------- K CF

Ce-------

log 1log( )2

------------------ 1---

CsCe------- +

1log

-----------+ 0= =

CsCe------- 1

--- log 1( )+ 0=

log Cs

Ce

-------1

--- 1+=


54/329

D

unod


Chapitre 3 3

Fabrication des circuits intgrs

3.1 INTRODUCTION

La technologie PLANAR est aujourdhui utilise de manire quasiment exclusive pour

la fabrication des circuits intgrs.Les figures 3.1 et 3.2 montrent de manire rapide les diffrentes tapes de cette

technologie. Celles-ci seront plus dtailles dans les chapitres suivants.

Partant dune tranche de cristal de silicium appele wafer, une premire tapedoxydation permet dobtenir une couche de silice (SiO2). Une seconde tape dephotolithographie permet de dfinir la gomtrie du motif raliser. Elle consiste enun dpt de rsine photosensible, puis son exposition un rayonnement ultravioletau travers dun masque. Le dveloppement de cette rsine par une dissolution chimiquepermet de lenlever l o elle a t expose.

Une seconde attaque chimique ou physique appele gravure permet denlever lasilice l o elle nest plus protge par la rsine. Une nouvelle dissolution permetdenlever la rsine restante.

Le dopage du substrat dans cette ouverture ce fait par une implantation ioniqueou par la diffusion dimpurets. La silice joue alors un rle de barrire qui empchelimplantation de ces impurets ailleurs que dans la zone grave.

La photolithographie est galement utilise pour graver un dpt de mtal pourraliser les contacts et les interconnections.


55/329

42 3 Fabrication des circuits intgrs

3.1.1 Photolithographie optique

La photolithographie est le procd qui permet le transfert de motifs gomtriquesdun masque vers une fine couche de rsine photosensible qui recouvre une tranchede semi-conducteur. Ces motifs dfinissent les diffrentes rgions dun circuit intgrtelles que : les zones de dopage, les connections mtalliques, les points de contacts, etc.Les motifs de rsine dfinis par la photolithographie ne sont pas permanents. Ilsservent seulement de masques protecteurs pour les gravures des dispositifs qui consti-tuent les circuits.

a) Le masquage

La plupart des quipements de lithogravure utiliss pour la fabrication des circuitsintgrs utilisent des lampes ultraviolettes (de longueur donde 0,2 0,4 m). Les ta-pes de lithographie doivent tre ralises dans des conditions de trs grande pro-pret. Celles-ci sont ralises dans des salles blanches. Dans ces dernires, la quan-tit de particules et leur taille par unit de volume est parfaitement matrise ainsi quela temprature et lhumidit.

La photolithographie optique est ralise par des machines appeles masqueurs.La rsine photosensible, dpose en une fine couche sur les tranches est insole par

Figure 3.1 Technologie Planar (1repartie)

Figure 3.2 Technologie Planar (2e

partie)


56/329

3.1 Introduction 43

D

unod


son exposition, pendant un temps donn, par une lampe ultraviolette travers unelentille de collimation.

Il existe trois mthodes de masquage :

Le masquage par contactqui ncessite un contact direct entre la tranche recouvertede rsine photosensible et le masque comme le montre la figure 3.3. Cette mthodepeut entraner des dgradations des masques surtout en prsence de poussires.

Le masquage deproximit, dans lequel une faible distance (50 m) est laisse entrele masque et la rsine. Cette mthode engendre des phnomnes de diffraction quidgradent la rsolution des motifs. Elle est utilisable pour transfrer des motifs detaille minimum de 2 m.

Le masquage parprojection(figure 3.4). La ralisation dun masque qui permettele transfert de motifs submicroniques sur une tranche entire est pratiquementimpossible. Pour cela, les masqueurs modernes (appelsphotorpteurs) projettentsur la tranche limage dun masque dun seul circuit, en la rduisant grce uneoptique. Cette projection sera rpte pour chacun des circuits raliss. chaque

pas, un alignement est ncessaire avec les motifs dj raliss sur la tranche.Les lampes utilises par les masqueurs sont en gnral des lampes arc vapeur de

mercure car elles fournissent une grande intensit lumineuse avec une grande stabilit,elles permettent datteindre une rsolution maximale de 300 nm. Pour atteindre desrsolutions suprieures on utilise des lasers solides (de type EXIMER) qui permettent,grce des longueurs donde de 157 nm datteindre une rsolution de 70 nm. Pouratteindre des rsolutions encore suprieures, de nouvelles approches restent inventer.

La longueur donde de la lumire ultraviolette utilise est suprieure la taille desmotifs transfrer. Cela introduit des dformations dans les motifs projets. Pour

compenser cet effet, le dessin des masques est modifi par calcul.

Rsine

Substrat

Masque

Source lumineuse

Lentille

Figure 3.3 Masquage par contact


57/329


Les dessins des masques, issus du systme de conception (CAO), sont utiliss pourpiloter un systme de lithographie par faisceau dlectrons pour raliser les masquesphysiques qui seront projets sur la tranche. Chacun de ces masques est constitudun substrat de silice recouvert dune couche de chrome.

Il existe deux types de rsines photosensibles ditespositiveset ngatives. Celles-cise caractrisent par leur diffrence de rponse aux radiations ultraviolettes. Pour lesrsines positives, seules les parties protges par le masque ne seront pas limines

par le dveloppement. Les rsines ngatives ont un comportement inverse.Ltalement de la rsine sur la tranche se fait par force centrifuge, laide dune

machine appele tournette.

3.2 SQUENCE DE FABRICATION DUN INVERSEUR CMOS

Nous dcrirons, dans ce chapitre, les principales tapes de la ralisation dun inverseurCMOS. Nous prsenterons en parallle les lments clefs des technologies utilises.

Nous dcrirons, pour des raisons pdagogiques, le procd de fabrication ditLOCOS (LOCal Oxydation of Silicon) qui se caractrise principalement par le faitque de loxyde pais (appel FOX pour Thick field OXyde) est dpos sur toutes lesrgions non actives du circuit.

3.2.1 Fabrication des tranches de silicium

La fabrication des tranches de silicium est une activit distincte de celle des circuitsintgrs. Elle est ralise dans des usines spcialises.

Dplacements

de la tranche

Masque

Figure 3.4 Masquage par un photorpteur


58/329

3.2 Squence de fabrication dun inverseur CMOS 45

D

unod


a) Croissance du monocristal de silicium

Le silicium est le matriau de loin le plus utilis pour la ralisation de circuits intgrs.Le matriau de dpart est un type particulier de sable trs pur (SiO2) nomm quartzite.Aprs divers traitements thermiques et chimiques, on obtient du silicium de qualit

lectronique. Celui-ci se caractrise par une concentration dimpurets infrieure une partie par milliard. Un monocristal gant (actuellement de 300 mm de diamtrepour un mtre de longueur) est ensuite ralis par la technique dite de Czochralskiquiutilise un appareil nomm extracteur de cristal (figure 3.5).De manire synthtique, on peut dcrire le processus de croissance du cristal de lamanire suivante :

On place dans le creuset du silicium de qualit lectronique que lon chauffejusqu sa temprature de fusion.

Un petit cristal de silicium (le germe) est suspendu sur un support tournant. Ce

germe est ensuite partiellement plong dans le silicium en fusion. On commence alors retirer lentement le germe du silicium en fusion (tirage).

Un refroidissement progressif permet la croissance dun grand cristal ayant lamme orientation cristalline que le germe.

Rotation inverse

Traction

Silicium liquide

Rotation

Solnode de

Cristal de siliciumInterface solide /

liquide

Creuset en silice

Cristal germeFlux dArgon

Graphite

chauffage

Figure 3.5 Croissance dun monocristal de silicium par la mthode de Czochralski


59/329


La vitesse de croissance classique du monocristal est de lordre de quelques mil-limtres par minute. Pour obtenir des cristaux de silicium de grand diamtre, on ajouteun champ magntique, qui permet le contrle de la concentration des dfauts, desimpurets et de loxygne. Lors de la croissance du cristal, une quantit connue de

dopant (bore ou phosphore) est mlange au silicium en fusion pour obtenir un cristalayant le dopage dsir. Le monocristal est ensuite pur par une technique de fusionlocalise parcourant le cristal du germe la base. Celle-ci est ensuite spare parsciage. Le monocristal est ensuite sci en tranches dune fraction de millimtre dpais-seur. Une fois polies et oxydes, ces tranches constitueront le matriau de dpart de laralisation collective des circuits intgrs.

3.2.2 tape 1 : ralisation du caisson N

La ralisation dun circuit intgr CMOS dmarre partir dune tranche de silicium P

(substrat), cest--dire dune tranche de silicium contenant des impurets constituesdatomes de bore. La ralisation des transistors MOS de type P ncessite, au pralable,la ralisation de zones dopes N que lon nomme caissons N. Il est noter que dansles technologies submicroniques il est dusage de faire aussi des caissons P pour lestransistors de type N (pour amliorer le contrle du dopage du canal de ces transistors).

La ralisation des caissons N se dcompose en cinq sous-tapes dont les trois pre-mires constituent la base de la photolithographie.

Dpt de la rsine photosensible. Masquage de cette rsine.

Gravure de loxyde de silicium. limination de la rsine. Implantation ionique de la zone N et recuit.

a) Masquage de la rsine

Les tranches de silicium sont livres oxydes. Cet oxyde sera grav par photolitho-graphiepour servir de masque pour limplantation ionique qui formera les caissons.On commence par dposer une couche de rsine photosensible sur la tranche laidedune tournette. Cette rsine sera insole travers le masque du caisson N (figure 3.6).

b) Dveloppement de la rsine

Le dveloppement enlve la rsine qui na pas t insole. Seule la zone correspon-dant au futur caisson N laisse apparatre la silice (figure 3.7).

c) Gravure de la silice

La silice est ensuite grave par attaque chimique ou par plasma (figure 3.8). On obtientune zone de silicium mis nu correspondant au caisson N. Le reste de la tranche resterecouvert de silice, donc protg. La rsine est ensuite enleve par dissolution.


60/329


D

unod


Substrat type P

Masque caisson N

OxydeRsine Photosensible

Vue en coupe

Masque caisson N

Vue de dessus

Figure 3.6 tape 1 (masquage de la rsine)

Substrat type P

OxydeRsine photosensible

Vue en coupe

Figure 3.7 tape 1 (dveloppement de la rsine)

Oxyde

Vue en coupe

Rsine photosensible

Substrat type P

Figure 3.8 tape 1 (gravure de la silice)


61/329


d) Implantation ionique de phosphore

Le caisson est maintenant ralis par implantation ionique de phosphore (figure 3.9).Seule la zone non protge par la silice est dope. Cette dernire ralise donc unmasque qui dfini proprement la zone du caisson N.

e) Technologies associes ltape 1

Gravures

La gravure va permettre de reproduire les motifs des masques sur les couches mincessitues en dessous. En fonction des matriaux graver et des dessins raliser, ontrouve deux types de gravure :

une gravure humide qui utilise un produit chimique ; une gravure sche qui utilise les plasmas.

Lun des problmes de la gravure est sa slectivit. En effet, on remarque que lessolutions chimiques utilises ne gravent pas quun seul matriau mais les attaquenttous des vitesses diffrentes. La slectivit dune gravure se mesure par le rapportdes vitesses de gravure des diffrents matriaux. Les gravures au plasma prsententune directivit qui permet une grande prcision dans la reproduction des motifs.

Implantation ionique

Le dopant est ici implant grce flux dions. Sa concentration est fonction de la massedes ions et de lnergie dimplantation. Classiquement, on travaille avec des nergies

comprises entre 1 KeV et 1 MeV ce qui donne des profondeurs dimplantation com-prises entre 10 nm et 10 m avec une densit de dopant comprise entre 10 12et 1018

ions/cm2. Le principal intrt de cette mthode est sa prcision et sa rptitivit.Elle peut, en outre, se faire temprature ambiante.

La source dun implanteur ionique contient un filament permettant de casser lesmolcules de gaz de dopant (PH3, BF3). Un potentiel de 40 kV appliqu par deslectrodes permet dacclrer ces ions et de crer le flux. Un champ magntique per-met de trier les ions dsirs. Un tube dacclration avec un champ rglable de 180 kVpermet de choisir le niveau dnergie voulu pour raliser limplantation. Des plaquesde dflexion et de focalisation permettent de diriger le flux sur la tranche.

La collision des ions avec le cristal de silicium engendre des dgradations de lastructure cristalline quun recuit permet de compenser en grande partie. Lorsquils

Vue

Substrat type P

Oxyde

en coupe

Caisson N

Figure 3.9 tape 1 (implantation de phosphore)


62/329


D

unod


pntrent dans le semi-conducteur, les ions perdent leur nergie par une srie de col-lisions avec les lectrons et les noyaux des atomes de silicium. Ces collisions peuventengendrer des dplacements datomes de silicium qui se propagent sous la forme dedfauts dans la structure du rseau cristallin.

3.2.3 tape 2 : prparation des zones actives

La seconde tape consiste en la prparation des zones actives, cest--dire des zonesqui seront ultrieurement dopes N ou P et qui correspondent aux drains et aux sourcesdes transistors MOS (N et P) ainsi quaux contacts des caissons.

La prparation des zones actives se dcompose en sept sous-tapes :

Dpt de nitrure de silicium (SiN). Dpt de la rsine photosensible.

Masq

conception des circuits vlsi.pdf

Documents