circuits séquentiels - fil.univ-lille1.fr
TRANSCRIPT
![Page 1: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/1.jpg)
AE 4
Circuits séquentiels
![Page 2: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/2.jpg)
La Logique séquentielle
Ø Contrairement à la logique combinatoire elle permet de mémoriser des états binaires.
● Principe :
Logique combinatoire
État binaire à mémoriser État binaire mémorisé
Logique séquentielle
● Pour déterminer l'état présent en sortie, il faut :
− L'état sur l'entrée− L'état passé de la sortie
![Page 3: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/3.jpg)
Deux types de logique séquentielle
Ø Asynchrone : − Le système mémorise à tout moment l'état présent sur
son entrée :
M é m o ire b in a ir e a syn c h ro n eÉ ta t b in a i r e à m ém o rise r
É ta t b in a i r e m é m o risé
● Applications :
− Mémoriser un état binaire isolé (bouton poussoir)− Utilisé dans les vieux automates câblés.
![Page 4: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/4.jpg)
Deux types de logique séquentielle
Ø Synchrone : − Le système mémorise l'état présent sur son entrée
si et seulement si une horloge fournit un signal de synchronisation :
● Applications :− Ordinateurs, consoles de jeux− Montres électroniques.
Mémoire binaire synchroneÉtat binaire à mémoriser
État binaire mémorisé
Horloge
![Page 5: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/5.jpg)
Notation des états
Ø Comment noter un état « E » dans le passé, le présent ou le futur? Ø Notion de signal ( en VHDL)
Temps
PrésentPassé Futur
E(n+1) : état de E à l'instant suivant
![Page 6: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/6.jpg)
Horloge (Clock)
Ø Horloge : composant passant indéfiniment et régulièrement d’un niveau haut à un niveau bas (succession de 1 et de 0), chaque transition s’appelle un top.
Période
Fréquence = nombre de changement par seconde en hertz (Hz)Fréquence = 1/périodeUne horloge de 1 hertz a une période de 1 seconde……………………………1 megahertz……………………..1 millisec……………………………1 gigaHz……………………………..1 nanoSec
0 1 2
![Page 7: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/7.jpg)
Bascules Synchrones/Asynchrones
Ø Les bascules synchrones : asservies à des impulsions d’horloge et donc insensibles aux bruits entre deux tops
Ø Les bascules asynchrones, non asservies à une horloge et prenant en compte leurs entrées à tout moment.
Bascule Asynchrone
DonnéesEntrées sorties
Horloge
Synchrone
![Page 8: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/8.jpg)
Bascule asynchrone : bascule RS
Symbole Européen Explications
• Entrées :
➢ .........................................................................
➢ .........................................................................
• Sorties :
➢ .........................................................................
➢ .........................................................................
Table de vérité Modes de fonctionnement
R S Q(n) /Q(n)
R
S
Q
/Q
R : remise à zéro (Reset)S : mise à un (Set)
Q : sortie principale
/Q : sortie complémentée
0 0 Q(n-1)
10 1 0
1 0 0 11 1 ?? ??
/Q(n-1) État mémoire
Mise à 1 (mémorisation)
Mise à 0 (mémorisation)
INTERDIT !
![Page 9: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/9.jpg)
Bascule RS : chronogramme
t
t
t
R
S
Q
t
/Q
les états sur R et S
l'état des sorties
![Page 10: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/10.jpg)
Bascule RS avec des portes Rappel sur le Nand0 NAND X = 11 NAND X = Non X
![Page 11: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/11.jpg)
Utilisation d’un RS
Ø Réduire les aléas des circuits Ø Aléas statique
Ø Aléas dynamique
La bascule RS mémorise l’état stable précédent pendant l’état transitoire
![Page 12: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/12.jpg)
Bascule RS synchrone
Ø On synchronise les entrées avec les impulsions d’horloge
![Page 13: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/13.jpg)
Bascule synchrone : bascule D
Symbole Européen Explications
• Entrées :
➢ .........................................................................
➢ .........................................................................
• Sorties :
➢ .........................................................................
➢ .........................................................................
Table de vérité Modes de fonctionnement
CLK D Q(n) /Q(n)
D
CLK
Q
/Q
D : état à mémoriser (Data)
CLK : horloge de synchronisation
Q : sortie principale
/Q : sortie complémentée
0 X Q(n-1)X1 Q(n-1) /Q(n-1)
↑ 0 0 1
↑ 1 1 0
/Q(n-1) État mémoire
État mémoire
Mémorisation d'un état 0
Mémorisation d'un état 1
Front montant
La base de la mémoire d’un
ordinateur
![Page 14: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/14.jpg)
Bascule D : chronogramme
t
t
t
CLK
D
Q
t
/Q
les fronts actifs de l'horlogeIci front montantles états sur D pour
tous les fronts
Déterminez l'état des sorties
![Page 15: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/15.jpg)
Utilisation d’une bascule D
Ø Registre à 4 bits
![Page 16: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/16.jpg)
Utilisation d’une bascule D
Ø Décaleur à droite
![Page 17: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/17.jpg)
Compteur/diviseur
Ø Une bascule D qui change d’état à chaque top d’horloge
![Page 18: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/18.jpg)
Compteur modulo 4
![Page 19: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/19.jpg)
Modulo 8
![Page 20: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/20.jpg)
FDPrimitive: D Flip-Flop
Inputs OutputsD C Q
0 ↑ 01 ↑ 1
This design element is a D-type flip-flop with data input (D) and data output (Q). The data on the D inputs is loaded into the flip-flop during the Low-to-High clock (C) transition.This flip-flop is asynchronously cleared, outputs Low, when power is applied.
![Page 21: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/21.jpg)
Anti rebond
![Page 22: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/22.jpg)
FD16CEMacro: 16-Bit Data Register with Clock Enable and Asynchronous
Clear
Inputs Outputs
CLR CE Dz : D0 C Qz : Q0
1 X X X 0
0 0 X X No Change
0 1 Dn ↑ Dn
z = bit-width - 1
This design element is a 16-bit data register with clock enable and asynchronous clear. When clock enable (CE) is High and asynchronous clear (CLR) is Low, the data on the data inputs (D) is transferred to the corresponding data outputs (Q) during the Low-to-High clock (C) transition. When CLR is High, it overrides all other inputs and resets the data outputs (Q) Low. When CE is Low, clock transitions are ignored.This register is asynchronously cleared, outputs Low, when power is applied.
![Page 23: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/23.jpg)
Bascule synchrone : bascule JK
Symbole Européen Explications
• Entrées :
➢ .........................................................................
➢ .........................................................................
➢ .........................................................................
• Sorties :
➢ .........................................................................
➢ .........................................................................
Table de vérité Modes de fonctionnement
CLK J K Q(n) /Q(n)
J
CLK
Q
/QK
Q : sortie principale/Q : sortie complémentée
J : entrée n°1K : entrée n°2CLK : horloge de synchronisation
X X Q(n-1)X
↑ Q(n-1) /Q(n-1)↑ 0 1 0↑ 1 0 1
/Q(n-1)
↑
0 0
1 1 Q(n-1)/Q(n-1)
10
État mémoire
État mémoire
État mémoire complémenté
Mémorisation de l'état 0
Mémorisation de l'état 1
![Page 24: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/24.jpg)
Bascule JK : chrongramme
t
t
t
t
t
CLK
J
K
Q
/Q
Déterminez tous les fronts
actifs de l'horloge
Déterminer les états sur J et K pour tous les
fronts
Déterminez l'état des sorties
![Page 25: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/25.jpg)
Bascule JK avec une D
![Page 26: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/26.jpg)
Bascule JK et D avec RS
![Page 27: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/27.jpg)
27
Description de machines d’état
Description de circuits séquentiels, où on raisonne en état présent état futur
avec des conditions de transitions
Circuit combinatoire
Circuit combinatoire
registre
État futur
État présent
entrées
sorties
![Page 28: Circuits séquentiels - fil.univ-lille1.fr](https://reader031.vdocuments.mx/reader031/viewer/2022012019/6168788fd394e9041f6fc961/html5/thumbnails/28.jpg)
liens
Ø http://fr.wikipedia.org/wiki/Bascule_(circuit_logique)