circuits sequentiels

8/3/2019 Circuits Sequentiels

1/97


2/97


3/97


4/97


5/97


6/97


7/97


8/97


9/97


10/97


11/97


12/97


13/97


14/97


15/97


16/97


17/97


18/97


19/97


20/97


21/97


22/97


23/97


24/97


25/97


26/97


27/97


28/97


29/97


30/97


31/97


32/97


33/97


34/97


35/97


36/97


37/97


38/97


39/97


40/97


41/97


42/97


43/97


44/97


45/97


46/97


47/97


48/97


49/97


50/97


51/97


52/97


53/97


54/97


55/97


56/97


57/97


58/97


59/97


60/97


61/97


62/97


63/97


64/97


65/97


66/97


67/97


68/97


69/97


70/97

~ 7 a ' r ' ' ' ! y _ * ' ' ' ' ' ' ' ' ' ' ' ' - i i i . : . S ' ' r.. t ~ . . o . l ' l l i i l i l i i l i i < \ W f ; ' 1 t ' ; ; 'o,.? t' g:u..I: 'UW''Uiriu..r; ' 'g ' < ; " ' 4 " : ~ ~ : ~ i ? ~ "


71/97


72/97

; _ J ~ , , " , , , , , , , " , , , , " . a . ; ; o ; r' " "' 0.... ' ~ , ~ , - " ! " - . . ~ - , - -'"" - ~ " ~ _ I

IJA - courant a'entre nlveou hout,' Ie courant qui traverse une borne d'en tree quandune tension niveau haut est appliquee a cette entree.I l l -courant d'entree niveau bas: Ie courant qui traverse une entree quand unetension niveau bas est appliquee it cette entree.lOti - courant de sortie niveou bout: Ie courant qui traverse une borne de sortieplacee au niveau logique I dans des conditions de charge specifiees.lOt - courant de sortie niveau bas: Ie courant qui traverse une borne de sortie placeeau niveau logique 0 dans des condit ions de charge specifiees,

f)TlSortance Normalemern, la sortie d'un circuit logique doit p i l o ~ p l u s i e u r s entreeslogiques. La sortG/nee (appelee egalementjcrresr de charge) est definie comme le nombremaxima! de sorties logiques standard qui peuvent etre pilotees sans problernes. Par exempie. quand il est indique qu'une porte logique a une sortance de 10. cela signifie qu'elle

':J peut piJoter 10 entrees logiques standard. Si on depasse ce nombre, j I _ n ~ ~ t p a s assurel.l.ue les tensions des niveaux logiques des sorties seront exactes.

Retards de propagation Un signal logique qui traverse un circuit subit toujours unretard. Deux retards de propagation sont definis:

Ipu l : retard pour passer du niveau logique 0 au niveau logique I (BAS it HAUT).l PH l : retard pour passer du niveau logique I au niveau logique 0 (HAUT it BAS).

La figure 8.1 represente les retards de propagation d'un INVERSEUR. Notez que ' P t f lest Ie retard de la reponse quand 102 sortie passe du niveau HAUT au niveau BAS. Ceretard est mesure entre les points it rni-hauteur des transitions d'entree et de sortie. Lavaleur t PI U est Ie retard de la reponse quand la sortie passe du niveau BAS au niveauHAUT

Generalernent, I PH l et lPLH sont differents et varient tous les deux selon les conditionsde charge. Les temps de propagation servent generalement de mesure pour la vitesserelative des circuits logiques. Par exempJe, un circuit logique dont les temps sont 10 nsest plus rapide qu 'un circuit dont les temps sont 20 ns.

Consommation Tous les CI quand ils sont en fonctionnement consomment une certaine energie electrique. Cette energie est delivree par une ou plusieurs tensions d'ali

entree - - - - - - - - , \

( ) ! : '-----~ t

sortie 1 ' ...,I\,,IIo ,I

I

" I : ',

, , II~ ""'"'- 't pHl t p l H

FIGURE 8.1 Retards de propagation.

section 8 !i Tenninologie des CI numenques 305

** '.:"J,!!:;: . ~ - ~ .... - ~ . ---:"'"'-_.""....-. .- - , . _ - ~ ,.. . " . " , - , " , - - - " " . , ~ - -


73/97


74/97

et c'est la difference entre la sortie BASSE la plus elevee possible et la tension d'entree~ maxirnale necessaire pour donner lieu a un niveau BAS. Quand une sortie logique BASSE

J \ attaque une entree logique , toute pointe positive superieure a VNL qui parasite la Iigne du~ _ " l (signal provoque I'elevation de la tension qui se retrouve ainsi dans la bande indeterminee.

~

307

(8.1 )

(8.2)

VOH ( m i n ) - V ~ H ={= V1H(min)

VNH = '-'H(min) - \fH(min)

VNL = \1ir.(max) - VOL(max)

n))}7JJ7J.>:I V O L ( m a X ) - - V ~ ~ - { - - - -V1L

(max]- - -

TerrninoJogie des CI numeriques

al bl

FIGURE 8.3 MargE!S de sensibilite aux bruits Cc .

gammes des exigences destensions de sortie tensions d'enl ree

bande indelermineeco.;;;cs

Section 8.1

~ ~ etat logiQue

1

Gtolerer des tensions parasites su r ses entrees. La mesure quantitative de I'immunite aux

bruits est appelee la marge de sensibilite aux bruits et e/le est illustree a la figure 8.3.La figure 8.3 a) schernatise la gamme de s tensions qu i apparaissent a la sortie d'un

circuit logique. Toutes les tensions superieures it VoH(min) sont traduites COiTIiTIe unniveau 1 Iogique, et toutes les tensions inferieures it V O L (max) sont traduites co m me un

(niveau logique O. Les tensions qui se trouvent dans la bande indeterm inee ne doiventjamais apparaitre sur la borne de sortie d'un circuit logique dans de s conditions normales.Les tensions representees sur la figure 8. 3 b) sont celles qu'il faut respecter sur l 'enlree

d'un circuit logique. Un circuit logique en reponse a routes les tensions superieures iiV1H(min) se mettra dans l'etat logique I; et il se mettra dans l'etat logique 0 en reponsea toutes les tensions inferieures a Vu.(max). Les tensions se trouvant dans la bandeindeterminee occasionnent une reponse imprevisible et ne doivent jamais etre utilisees,

La marge de sensibilite aux bruits etat HAUT VN H est definie co m me suit:

et elle est illustree su r la figure 8.3. VNH est la difference entre la sortie HAUTE la plusbasse possible et la tension d'entree minimale necessaire pour produire un niveau HAUT.

( (

Quand une sortie logique HAUTE auaque I'entree d u n circuit logique, toute pointenegative superieure a v NH qui vient parasiter la Iigne du signal provoque un abaissementde la tension qui se retrouve ainsi dans Ja bande inde terminee , Iii ou Ie fonctionnementdu circuit devient irnprevisible ,

La marge de sensibilite aux bruits etat BA S VNL est definie comme suit:

D


75/97


76/97


77/97


78/97

~ 8.3 CARACTERISHQUESDE LA SERlE TIL STANDARD

En 1964, la socict,S Texas I nstruments lancait su r le marc he la premiere garnme de circuitsTT L standard Cene scrie , designee par lcs chiffres 5400/7400, est devenue I'urre des amilies de circuits integrc, logiques les plus repandues, Nous ne consacrons la presente

section qua la serie 7400, puisque la seulc difference entre les versions 5400 et 7400ticnt au fait que la serie 540{) est destinee au materiel militaire et peut fonctionner dansdes intervallcs de temperatures et de tensions d'alimentation plus grands, Plusieurs fabricants LIe CI produisent maintenant la gammc des circuits integres 7400, me me si certainsutilisent leur proprc identification Pa r excrnple , Fairchild cornrnercialise une serie de CITT L dont lcs nurneros sont 9NOO, 9300, 9600 et ainsi de suite Toutefois, Fairchildindiquc habituellement sur se s fiches techniques le nurnero equivalent de la serie 7400,

La serie 7400 fonctionne sans problerne dans la gamme de temperatures de 0 a70C et sous une tension dalirnentarion comprise entre 4,75 et 5,25 Y, Par contrc. laserie 54(X) es t un peu plus souplc, puisqu 'clle peut tolercr un intervalle de temperaturesde - 55 a + 125'T et des tensions dalirnentation entre 4, 5 et 5, 5 V, Ccs deux series,. on t habituellerncnt une sortance de 10, ce qui veut dire quelles peuverit piloter 10 autressorties sans perte de leurs caractcristiques.

Niveaux de tension 7400 Le tableau 8, I nous fait connaitre Ics niveaux de tensiondent rce et de sortie qu e 1'011 doit respecter avec la serie standard 7400, Le s valeursminimalex et maxirnales indiquccs correspondent au ca s pessimistc des conditions dati-mentation, de temperature ct de charge, L 'examcn de ce tableau montre que la sortiemaxirnalc garantissant un niveau logique 0 es t VO L = 0, 4 V, ce qui eS1400 mV de moinsque la tension a I 'entree necessaire pour avoir un 0 logique , soit VII = 0, 8 Y, On voitdone que la marge de scnsibilitc lUX bruits CC pour le ta t BAS est 40 0 rn v . Donc

TABLEAU8.1 Niveaux de tension de lasene 7400 standard

Minimal Typique Maximal

VO L 0,2 0,4VO H 2,4 3,6Va, 0,8VI H 2,0

VNL = VIl(max) - VOL(max) == 0,8 V - 0.4 V == 0,4 Y == 400 mY

De merne , la sortie minimalc qui garantit un I logique, VOH, est 2, 4 V, ce qui es t 40 0 rnVde plus qu e la tension dentree nccessaire pour avoir un I logique, soit V1H = 2, 0 Y,Donc la marge de sensibilite lUX bruits CC pour l 'ctat HAUT est 40 0 mY .

VNH = \ic)H(min) - VIH(min) = 2,4 V - 2, 0 Y == 0,4 Y == 400 mVDonc les marges de sensibilite CC de la serie 7400 ga ranties pour Ie cas pessimiste sontroutes lcs deux 40 0 rnV. En pratique, les marges typiques son I superieures a cela(V Nl = I V el VN H = 1,6 V),

Tensions moximoles normnates Les tensions indiquees au lableau 8, I ne donncntpa s les valeurs maximales nominalcs au-deja desquelles la duree de vie utile d'un CI pcutetre ccourtee. Les tensions appliquees a route entree d'un CI de la serie 7400 standard

314 Chop. 8 Families de circuits integres logiques


79/97


80/97

Solution: Allez a la rubrique DC AND AC CHARACTERISTICS pour trouverles valeurs maximales l cc et fccL pour la serie 54/74. Cc s valeurs son I respectivement 8 mA et 22 m A. fc c moyen est donc (8 + 22)/2 = 15 rn A. La consorn-mation moyenne est obtenue en multipliant cette derniere valeur pa r V cc - La fichetechnique indique que ces valeurs de fcc correspondent II Vee maximal (5,25 pourla serie 5400) 11 vient done

PD(moy) = 15 mA x 5,25 V = 78,75 mW

pour la consornmation de toute la puce. On trouve la consommation d'une seuleporte NON-ET en divisant par quatre:

Po(moy) = 19,7 mW par porte

Etant donne que la consommation moyenne a ere calculee a partir du courantmaximal et de la tension maxirnalc. c e s t la consommalion maximale dune porteNON-ET 7400 pour Ie ca s pessirniste . Les conccptcurs font souvent Icur analysepour le ca s pessirniste afin det re certains que leurs circuits fonctionneront biendans routes les conditions.

Les retards de propagation rnax imaux dunc porte NON-ET 7400 sont dapresfa fiche:

1f'f11. - 22 ns , 1f'1I1 = 15 ns

done Ie retard de propagation moyen est

22 + 15I",,(moy) = 2 = 18,5 ns

De nouveau, ce retard de propagation moyen maximal correspond au ca s pcssirniste.

8.4 AUTRES SERIES TTL

Lcs Cl de la serie 7400 standard offrent un bon compromis entre vitesse et consommationeonvenant :1 de nornbrcuses applications. Les circuits integres cornrnercialises dans cetteserie contienncnt un large cventail de portcs, de bascules, de monostables, dans la gammedes produits dintcgrarion a petite echclle (551), et de registres a decalage, de compteurs,de decodeurs , de mernoires et de circuits arithrnetiques dans la gamme des produitsdiruegration a moyenne echelle (M51).

Apres I'aveneruent de la serie 7400 standard, dautres series T I L ont ete mises aupoint. Dans ces autres series, les caracteristiques de vitesse el de consommation sont tresdifferentcs, Nous decrivons ces scrie dans les paragraphes suivants. Rernarquez quelorsquon utilise Ie sigte TT L , on se rcfcre generalernent a l a seric 7400 standard.

TTL foible consommot ion , serte 74LOO (L-TTL) Les circuits TT L faible consommation,designcs sous Ie nom serie 74LOO, sent essentiellernent les memes circuits qu e ceux dela seric standard sauf pour ce qui est des resistances qui sonl toutes plus elevees. Enutilisant des resistances p J l l . ~ ~ l e v e e s , on reduit la consornmation mais au detriment desretards de propagation qui sont desormais plus longs. Une porte NON-ET caracterisnqucde cette serie consomme en moyenne I mW mais a un retard de propagation moyen de33 ns. --

316 Chap. 8 Families de circuits i n h ~ g r e s logiques


81/97


82/97

b

iodeSchottkyc:::.=>

Vee

2,8 kn 760.11 55.11

entrees

sortie

-;

FIGURE 8.9 a) Transistorinsaturable Schottky; b) porte

o, NON-ET de base dans 10sene S- TTL. IGracieusete de

3 5 0 f t7 0 n

2,

-:- Fairchild. filialebl Schlumberger).

tionnement est relativement rapide mais OU la consommation doit etrc minimalc. Doneles LS- TT L sont devenus les circuits ordinaires de la famille TT L et on les retrouvemaintenant dans presque routes les nouvelles conceptions TT L dans lesquelles la vitessena pas Ii eire maximale ou bien la consommation, rninirnale; dans Ie premier ca s onuti lise la serie S- TTL et dans Ie second cas la serie L-TTL.

Notez que la porte NON-ET 74LSOO de la figure 8. )0 na pas un transistor d'entreeIi plusieurs ernetteurs. On y retrouve plutot des diodes dentree (D , et D.) ; malgre celaIe fonctionnement de base de ce circuit est identique a celui avec transistor a ernetteurmultiple.

Comparaison des series TTL On presente au tableau 8. 3 certaines des caracteristiquesles plus imponames de s diverscs series TTL. Ce tableau foumit de s valeurs typiques qui

318 Chap. 8 Families de circuits integres logiques


83/97


84/97

~ ... ,.mentation negatives et la valeur de ses niveaux logiqucs. qui ne sont pa s compatiblesavec ceux des autrcs families logiques; c e s t une difficulte qu i rend presque impossible @le melange dans lin mcrne circuit d'elemenls EeL, TTL et MOS.

QUESTION DE REVISION1. Vrai ou taux:

a) Les Ee L fonctionnent plus rapidement parce que leurs transistors ne se saturent pas.b) Les circuits ECL ont deux sorties.c) Les marges de sensibilite aux bruits des circuits ECL sont plus larges que les marges de

sensibilite des TTL.d) "n 'y a pas dans les circuits ECL production de poinles parasites durant les transitions d'etats.e) Les disposi tits ECL consomment mains que les circuits TTL standard.

8.10 CIRCUITS INTEGRES NUMERIQUES MOS

' . / La tcchnolouic MOS (Illctal-oxyde-semicomlllcteur) tire so n no m de la fa


85/97


86/97

- - - ~ - - - - - - ~ - - - - - - - - - - - - - - - - - - - - -TABLEAU 8.6

-s.

-, ,IIJ

R l t l U . ' 1

1010 n

1010 n

R \ l I I V, : I t ,

1000 nvaleur type

l000nvaleur type

Tension grillesource (V" , )assurant laconduction

negative et plusnegative que V,

positive etsuperieure a V,

negatif

posirif

Polarisationdrain-source

Families de circuits integres logiques

canal-N

canal-P

CIRCUITS NUMERIQUES MOS

Chop, 8

Fondamentalement, un transistor NMOS passe d'une tres haute resistance a un etres basse resistance quand la tension de la grille passe d u n niveau BAS a un niveauHAUT. II est commode de simaginer qu e Ie transistor \!lOS est un interrupteur qui estsoit ouvcrt soit ferme entre la source et Ie drain.

Le transistor MOS canal-? fonctionne exacternent de fa me me facon que Ie dispositifa canal-V. a lexceprion de la polarite des tensions qui est inversee. Dans Ie cas dutransistor PMOS, Ie drain est raccorde a une tension dalimentation \11)1) negative pa rrapport ;1 la source. Pour ouvrir Ie transistor PMOS, on doit appliquer a la grille un etension negative qui depasse \Is. On resume au tableau 8. 6 Jes caracteristiques de commu

tation de s dispositifs canal-? et canal-N.

On peut classer les circuits nurneriques realises avec un des transistors MOS en troiscategories: I) les PMOS, qui utilisent seulement de s transistors MO S a enrichissernentcanal-P: : ~ J les NMOS qui utilisent seulemeru des transistors ,'vIOS a enrichissementcanal-N: et 3) les dispositifs CMOS (MaS cornplcmentaire) qui utilisent a la lois desdispositifs canal-? et canaJ-N.

Les CI nurneriques PMOS et NMOS on t line densite dintegrauon superieure (plusde transistors par unite de surface de Ja puce) a celie de s dispositifs CMOS. et sont parconsequent plus econorniques , Les NMOS on t une densite dintegrarion deux fois superieure a celle des PMOS et sont deux fois plus rapides, etant donne que les porteurs decharge dans les NMOS sont des electrons libres alors que ce sont de s trous (chargespositives plus lcntes) dans les PMOS. Pa r ailleurs. les CMOS sent de taus les elements

des familIes MOS ceux qui on t la plus grande cornplexite et la densite dintegration laplus faihle , mais ce so nt cgalement ceux qui sont les plus rap ides et qui consommentIe moins.

Dans la presentc section. nous allons etudier quelques circuits logiques NMOS debase: tous les circuits que nous etudierons om leur equivalent en PMOS, la seule differenceetant la polarite des tensions. Etant donne que les elements PMOS et NMOS sent utilisessurtout dans des dispositifs LSI (microprocesseurs, memoires, rnernoires vives , etc.).nous reservons a un autre chapitre letude des applications utilisant ces families. Lafamille CMOS se retrouve surtout dans les applications MSL comme la famille TTL. etnous letudierons plus en details a partir de la section 8.14.

INVERSEUR NMOS La figure 8.30 reproduit le circuit INVERSEUR NMOS de base.On y trouve deux transistors M aS canal-N: Q, appele Ie transistor MO S de charge et

Qc Ie transistor MO S de commutation. La grille de Q I est toujours connectee a + 5 V.de sorte que ce transistor eSI toujours a u VERT et se comporte essentiellement comme

-,

8.12

344


87/97


88/97

. ~+5 V Q' Q : ~ _ = > - XJ- ~ X ' A B

A..JJ0 ,

x

HAUTHAUTHAUTBAS

B

BASBASHAUTHAUT

A

BAS (0 VjHAUT (+ 5 VIBASHAUT

B . J ~ r

a)

+5 V

! - j c:=> ::=r.=>-X- . , ~ 0 ,

Ao-Jl9 1"]1 L - BA B x

BAS BAS HAUTBAS HAUT BASHAUT BAS BASHAUT HAUT BAS

-r- b)

FIGURE 8.31 0) Porte NON-ET NMOS; b) porte NI.

M ES, de sorte que la sortie se trouve au nivcau HA UT. lei aussi , on se convainc Iacilernent que l c xprcssion de sortie est celie LIe la mise en tonction NI des entrees et que

X = ~ : - n . 011 realise sans problcme des pones ET ct OU NMOS en cornhinanl des pones N I

ct NON-ET ~ I LIes invcrscurs.

Bascules NMOS On fahrique des bascules en retrocouplant deux pones Nt Oi l NONET. La hascuk MOS est lin clement tres important LIes rncmoires MOS: ct nous ellrcpnrlcrous plus loin.

8.13 CARACTERISTIQUES DE LA LOGIQUE MOS

Lc-, Iauullc-, \oglques MOS comparces aux I'


89/97


90/97

- -

~ .14 LOGIQUE MOS COMPLEMENTAIRE

~ ~ 1 La farnillc logique MOS complementaire utilise les dew: types de transistor M aS acanal-A' et

acanal-P dans Ie merne c;ircuit.en vu e de retirer des avantages que ne posscdent

_pas les families PMOS et NMOS. A proprement parler , on peut dire que les Ci\10S sont,plus r ~ i d e s et ncorc mains gourmands qu e les aurrcs familles MOS. Ces avantages sontquelque pe u attcnucs pa r la cornplcxite de fabrication plus grande de ces CI et par leurdcnsite d ' integration moins elevec. Done les CMOS ne pcuvent pretendre competitionnerles fami l les \ '10S dans Ie cas de s applications ou l'inregration de dispositifs doit eire 1'1plus poussec possible.

~ Tourcfois , 13 logique CMOS srrnpose de plus en plus dans le sectcur de s dispositifs: ' ~ \ l S l , principalernent aux dcpens de la farnille TTL, qu'eile concurrence dircctement Lc

- - - ~ processus de fabrication des CMOS es t plus simple que celui de s TT L et sa densitedintegration es t plus elevec, ce qui perrnet done de mettre plus de circuits par unite desurface et de reduire le cout pa r fonction. Lcs C M O S ~ y o n s o m m e n tseuJement q u ~ n e

~ n de lcncrgie dissipec pa r la serie TT L faible consomrnarion (74LOO) et conviennentdone parfaiterncnt aux applications Ionctionnant su r pile ou dont lalimentation de sccoursest su r pile. Toutcfois, la vitesse de fonctionnernent de s CMOS es t generalemerltCIeux

' - - -

it quatre fois plusJt;_nte qu e cellc de s series TT L standard et LS- TTL.--"-._-' .- '" .. -

Inverseur CMOS Le circuit de I ' INVERSEUR CMOS de base cst reproduit a la figureX 32 Su r cc schema ct su r ccux qui suivcnt , on a rcrnplace Ie symbole courant dutransistor MOS par des blocs portanl la lettre P et N pour indiquer rcspectiverncnt untransistor MOS-P et un transistor MOS-N. On proccdc ainsi lout simplerncnt parce qu eI'analyse des circuus est plus commode. Le montage de I'INVERSEUR CMOS cstconstitue de deux transistor MO S en scrie ; dans ce montage Ie dispositif canal-P a sasource conncctee a + Vn D (tension positive) et Ie dispositif canal-N a sa source connecteefila masse" Les grilles des deux Jispositifs sont reunics pour former une entree commune.l.cs drains de ces deux dispositifs sont aussi reunis pour former une sortie commune.

+-v DO,

V E.N1AE[ 0 , I ~ VSOAT1f ;G

JO'I I I

0 +V DO SORTIE I ENTREE ::-ovlogique 1 R S O AT l r ~ 10 0 n REN1AFE 1 k n , [~ J ~ V""'H OV ENTREE I SORTIE ::-+V n D= 10 ' 0logique 0 R E N TA H ~ 1 K n R S O A l ' E rz

VCNfREE N I 0 )V SORTIE = V ENTRfr

- - - - - ~ - { FIGURE 8.32 INVERSEUR CMOS de base.

, Cerl"IOS fahricanh appclreru 13 borne de Ia masse Ii""

348 Chap. 8 Families de circuits integres logiques


91/97


92/97

~ survient lorsquc les entrees A et B sont routes I " deux ' " niveau HAUT ( ; V m,) afin ( ~ d'OUVRrR lcs deux transistors MOS-N, cc qui place une faible resistance entre la borne ~ de sortie et la masse. Dans routes les autres conditions, au moins un transistor MOS-Pest OUVERT tandis qu'au moins un transistor MOS-N est F E R M [ ~ , ce qui donne en

. \ sortie un niveau HAUT.',,--,'''-", \

'. , __ IPorte NI CMOS line porte NI CMOS sobtient en ajoutant it I'mverseur de base ensene un transistor MOS-P ct en parallele un transistor MOS-N, voir figure 8.34. Denouveau, on analyse ce circuit en se rendant compte qu e toute entree au niveau BAS

.... OUVRE son transistor MOS-P correspondant et FERME son transistor MOS-N correspondant ct vice versa dans le ca s d'une entree au niveau HAUT. Nous laissons Ie soinau lcctcur de verifier qu e cc circuit fonctionne cornrne un e porte NI.

Pour obtenir des portes OU ct ET CMOS, il suffit d'ajouter de s inverseurs auxportcs NON-ET ct NI.

Bascules SoC CMOS Si on rctrocouple deux pones NON-ET ou deux portes Nl CMOSon obticnt une bascule SoC ordinaire. Pour fabriquer de s bascules synchrones ou 1- K apartir de la bascule SoC de base on doit ajouter d'autrcs pones logiques.

+V OD

GA . I

o

S

B ~ ~ A

0

BASX ~ A + B BAS

HAUTHAUT

B

BASHAUT

BASHAUT

II xHAUTBAS

BASBAS

FIGURE 8.34 Porte Nt CMOS.

35 0 Chap. 8 Families de circuits integras logiques i


93/97


94/97

- --

Marges de sensibilite au x bruits Les marges de sensibilitc aux bruits CC des C M ~ .

~.

.,. '- : - "1.


95/97


96/97

-;8:J1/@Vitesse de commutation Bien que lcs CMOS, comme Ie) ~ M O S . e t l e s PMOS, aient ~ a alirncnter des capacites de charge relativement grandes , leur vitcssc de commutationest toutefois plus clevee a cause de leur faible resistance de sortie dans un e ctat co m medans lautre. Rappelons qu'une sortie NMOS doit charger Ie condensateur de charge atravers une resistance relauvement grande (100 k.l1). Par centre. dans un circuit CMOS,la resistance de sortie a I'eta: HAUT es t R,;uv;R;-d'un transistor MOSP, dont la valeurest habituellernent de l k f r o u mains. Grace a eette petite resistance, '.a charge de s

_ e ( ) n _ d e ' : l ~ a t ~ ~ ~ es t plus rapide.

Une porte NON-ET CMOS a habitucllement un tr


97/97

circuits sequentiels

Documents