circuitos elétricos e sistemas digitaisjmfigueiredo/cesd...2019/12/03 · jf/cesdig 2018/2019...
TRANSCRIPT
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Circuitos Elétricos e Sistemas Digitais2018-2019 - 1.º Semestre
JF
1CESDig & CEletro 2019/20 Digital Fundamentals: A Systems Approach, T. L. Floyd © Pearson Higher Education, Inc. All Rights Reserved
Bibliografia:
1) Sistemas Digitais: Princípios, Análise e Projectos, Acácio Amaral, Edições Sílabo.
2) Digital Fundamentals - Global Edition, Floyd,11th Edition, Pearson Education, 2015.
3) Logic and Computer Design Fundamentals, Morris, Kime, 4th Edition, Pearson Education Limited.
4) Digital Fundamentals: A Systems Approach, Floyd, Pearson Education
5) Sistemas Digitais: Fundamentos e Aplicações, 9ª edição, Floyd, Bookman
Sistemas Digitais
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Sinais/Sistemas Digitais vs. Sinais/sistemas Analógicos
229-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Sistema analógico
329-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Sistemas digitais e sistemas analógicos
429-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Vantagens dos sinais digitais
“1”
“0”
“1”Os sistemas digitais são + imunes ao ruído analógico
5
Exemplo: sinal áudio
“0”
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education 6
Conversão analógico digital e digital analógica
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
A mostragem transforma um sinal analógico num sinal em degrau/escada (sinal digitalizado). Sequências de códigos binários são usados para representar os valores da amostragens de um sinal analógico. Quanto maior for a taxa de amostragem, mais a onda digital se aproxima da onda analógica original.
Amostragem: Processo de leitura do sinal analógico para determinados intervalos de tempo discretos (período de amostragem). Quantização: processo que consiste em aproximar o valor real de um sinal a um conjunto de níveis. Como resultado do processo de amostragem e quantização obtém-se um sinal digital, cuja qualidade depende do número de conjuntos finitos (NIQ) e do período de amostragem (PA).Codificação: atribuição de um código a cada um dos níveis finitos correspondentes ao processo de quantização.
Amostragem, quantização e codificação de sinais analógicos
Se NIQ for elevado, um elevado número de bits será necessário para representar o sinal. Neste exemplo, são necessários 4 bits para representarem os 16 níveis de quantização.
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Transferência de informação digital(via série e via paralelo)
Serial data transfer
Parallel data transfer
8
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Eletrónica analógica vs eletrónica digital
Os circuitos/componentes analisados até aqui incluem-se na designação Electrónica Analógica.
Os circuitos/componentes que iremos estudar pertencem ao ramo da Electrónica Digital.
A grande diferença reside, essencialmente, no seguinte aspecto: enquanto na Electrónica Analógica assinais (quer de entrada, quer de saída) podem variar de um modo contínuo dentro de limites relativamentelargos.
Em Electrónica Digital os sinais (quer as entradas, quer as saídas) apenas podem pertencer a duasgamas de valores.
Em circuitos digitais, as tensões assumem um número limitado de valores. Os sistemas digitais maiscomuns empregam dois valores e são referidos como sistemas binários.
Circuitos digitais que operam com sinais de entrada binários e produzem sinais de saída também binários.
É costume designar esses dois intervalos de tensão por um e zero, símbolos 1 e 0, ou alto (high) e baixo(low), ou ainda por verdadeiro e falso.
Os circuitos digitais são aplicados, quase universalmente, em sistemas de comunicação, controlo,instrumentação, e, claro, em computação.
A complexidade de um circuito digital vai desde de um número pequeno de portas lógicas ou circuitoslógicos até computadores completos (um microprocessador) ou memórias de milhões de bits.
929-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Lógica Positiva
Em circuitos binários, dois valores distintos de tensão podem representar osdois valores das variáveis binárias. Contudo, em virtude das inevitáveistolerâncias dos componentes e efeito do ruído, que alteram por vezes os níveisde tensão, dois intervalos distintos de tensão são usualmente definidos.
Como mostra a figura abaixo, se o valor do sinal de tensão está compreendidono intervalo [VL1, VL2], o sinal é interpretado (pelo circuito digital) como um 0lógico.
Se, por outro lado, o sinal pertence ao intervalo [VH1, VH2], é interpretado como1 lógico. As duas regiões de tensão são separadas por uma região à qual nãoé suposto os sinais pertencerem.
Esta banda proibida representa a zona indefinida ou excluída.
Uma vez que as tensões correspondentes ao 1 lógico são superiores aquelasque representam o 0 lógico, diz que os sistemas assim implementados usamlógica positiva.
Claro que poderíamos inverter as definições e obteríamos sistemas de lógicanegativa.
VH2
VH1
VL2
VL1
região indefinida
1 lógico
0 lógico
Tensão
1029-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Famílias lógicas TTL e CMOS
Tecnologias mais comuns de portas lógicas são TTL e CMOS. A tecnologia BiCMOScombina as duas anteriores.
14 13 12 11 10 9 8
1 2 3 4 5 6 7
0.335 – 0.334 in.
0.228 – 0.244 in.
Lead no.1identifier
14 13 12 11 10 9 8
1 2 3 4 5 6 7
0.740 – 0.770 in.
0.250 ± 0.010 in.
Pin no.1identifiers
14
1
14
1
Encapsulamento DIP
Encapsulamento SOIC
Dual in-line package (DIP) Small Outline Integrated Circuit (SOIC)
11
Encapsulamento:
https://en.wikipedia.org/wiki/Integrated_circuit
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Circuitos integrados
Plasticcase
Pins
Chip
Cutaway view of DIP (Dual-In-line Pins) chip:
The TTL series, available as DIPs are popular for laboratory experiments with logic.
1203-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Bit (for binary digit): 0 (tensão baixa, entre 0 V e 0.8 V) ou 1 (tensão alta, entre 2 V e 5 V)
HIGH(binary 1)
LOW (binary 0)
VH(max)
VH(min)
VL(max)
VL(min)
Unacceptable
Dígitos binários e níveis lógicosBinary Digits and Logic Levels
Uma palavra “binária”/código binário é formado
por uma sequência de zeros (0) e uns (1).
Exemplo:
em binário o número decimal 8 é representada
por 1000
1329-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Níveis de tensão para portas lógicas TTL
Aqui será usada a lógica positiva, e os vocábulos “alto” e “baixo” serão equivalentes a 1 e 0,respetivamente. O intervalo de valores de tensão correspondente ao valor lógico 1 é [0, 0.8] V.
O valor lógico 1 refere-se a tensões compreendidas entre 2 e 5 V. Tensões entre 0.8V e 2 V sãoproibidas, i.e., os circuitos não "sabem" como interpretá-las.
Nota: Quando se diz que uma tensão de entrada é zero, está-se a admitir que há umaligação à massa, e não uma entrada flutuante.
1429-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Formas de onda digitais: trem de pulsos
Uma onda pulsada é descrita pelo período T (ou frequência, f), pela amplitude (A), pela largura
do pulso tW (W: “width”; tempo, em cada período, durante o qual que o sinal “está ligado”) e
pelo “duty cycle” (razão entre tW to T).
“Duty cycle” é a razão entre tW to T, normalmente expressa em percentagem.
Volts
Time
Amplitude (A)
Largura do pulso (tW)
Period, T
1529-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
“Duty cycle”
16
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
“Duty cycle”
17
Qual é o “duty cycle”?
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Ondas pulsadas periódicas e não periódicas
18
Exemplo:
Um sinal de relógio
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Tempos de subida, de descida, amplitude, duração do pulso, e período.
Pulsos: definições
1929-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Formas de onda com pulsos de arcada ascendente/descente
Pulsos de arcada ascendente: passa de Baixo para ALTO e depois volta a BAIXO
Pulso de arcada descente: passa de ALTO para BAIXO e depois volta a ALTO.
2029-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Diagramas temporais ou de temporização Timing Diagrams
2129-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Geradores de funções arbitrárias
2229-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Osciloscópio digital
2329-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Analisador lógico
2429-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Analisador lógico
2529-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Portas lógicas e combinação de portas lógicasLogic Gates and Gate Combinations
Circuitos Elétricos e Sistemas Digitais2018-2019 - 1.º Semestre
JF CESDig & CEletro 2019/20 Digital Fundamentals: A Systems Approach, T. L. Floyd © Pearson Higher Education, Inc. All Rights Reserved 29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
A saída é ALTA se as entradas estiveram todasALTAS
A saída é ALTA se pelo menos uma entrada estiver ALTA
NEGA a entrada, isto é, a saída produz o inverso da entrada.
Funções lógicas básicas
2729-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Inversor – operação negaçãoThe NOT Operation
O circuito que executa a função/operação NÃO chama-se inversor.
2829-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplo de aplicação do inversor (NÃO)
Formas de onda
A
X
A X
Transformação de zeros em uns e de uns em zeros
1 0 0 0 1 1 0 1
0 1 1 1 0 0 1 0
2929-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Inversor ou porta NãoThe Inverter
Realiza a operação booleana NÃO
A X
Input
A X
Output
LOW (0) HIGH (1)HIGH (1) LOW (0)
A operação NÃO (também conhecida como complemento) é representada pelo símbolo que representa a entrada com uma barra ligeiramente acima desse símbolo.
A expressão booleana para o NÃO é: X = .
Função Não ou Inversora
Implementação simples:
um interruptor e uma resistência em
série com a saída aos terminais do
interruptor. Implementação mais
prática/realista: usa transístores.
A VZ
Z
0 5 1
1 0 1
A
VCC(=5 V)
R
Z
3029-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplos de implementação prática de portas NÃO
31
Transístor bipolar npn
http://www.ti.com/lit/ds/symlink/sn74ls04.pdf
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Função E / ANDThe AND operation
A operação E é executada por circuitos chamados portas E / AND.
3229-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Formas de onda:
A
X
B
Porta EThe AND Gate
33
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta EThe AND Gate
X = A·B ou X = AB.
Inputs
A B X
Output
0 00 11 01 1
00 01
Função E com dois
interruptores em série
A B
R=5 kΩ
VCC=5 V
D1
D2
A
B
Z
Função E implementada
com díodos
Z
34
Tabela de verdade
Símbolo norma ANSI
ANSI: American National Standards Institute
CEI: Comissão Eletrotécnica Internacional
Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplos de implementação prática de portas E / AND
35
Transístor bipolar npn
http://www.ti.com/lit/ds/symlink/sn74ls08.pdf
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Função OUThe OR operation
A operação OU é executada por circuitos chamados portas OU / OR.
3629-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta OUThe OR Gate
Formas de onda:
A
X
B
37
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
X = A + B.
Inputs
A B X
Output
0 00 11 01 1
01 11
Porta OUThe OR Gate
A
ZB
R=1 kΩ
D1
D2
A
BZ
38
Tabela de verdade Função OU com dois
interruptores em paralelo
Função OU implementada
com díodos
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplos de implementação prática de portas OU / OR
39
http://www.ti.com/lit/ds/symlink/sn74ls32.pdf
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta Não-EThe NAND Gate
Inputs
A B X
Output
0 00 11 01 1
11 10
A
B
X A
B
X&
X = A·B ou X = AB
40
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta NÃO-E
Sinais digitais:
A
X
A porta NÃO-E é uma porta “universal”.
B
Exemplo: porta NÃO
A
B
X A
BX&
41
NEGAÇÃO
NEGAÇÃO
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Inputs
A B X
Output
0 00 11 01 1
10 00
A
B
X A
B
X≥1
X = A + B.
Porta Não-OuThe NOR Gate
42
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta NÃO-OUThe NOR Gate
Sinais digitais:
A
X
B
No circuito ao lado, quando é que o LED emite luz?
O LED “liga” se pelo menos uma das quatro entradas estiver ALTA.
A
CB
D
X
330 Ω
+5.0 V
AB
X AB
X≥1
4329-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta OU-ExclusivoThe XOR Gate
Inputs
A B X
Output
0 00 11 01 1
01 10
AB
X AB
X= 1
X = AB + AB ou X = A + B.
44
Tabela de verdade da porta OU-Exclusivo com duas entradas
Símbolo norma ANSI Símbolo norma CEI
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta OU-Exclusivo (XOR)The XOR Gate
Sinais digitais
A
X
B
Se invertermos as formas de onda acima para as entradas A e B, como é que a saída será afetada?
A saída não se altera.
AB
X AB
X= 1
4529-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Lógica OU-Exclusivo (XOR)
Expressão Booleana
X = AB + AB
4629-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta Não-OU-Exclusivo The XNOR Gate
Inputs
A B X
Output
0 00 11 01 1
10 01
AB
X AB
X
X = AB + AB ou X = A . B.
= 1
4729-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta NÃO-OU-ExclusivoThe XNOR Gate
Sinais digitais
A
X
B
AB
X AB
X= 1
48
Se invertermos as formas de onda acima para as entradas A e B, como é que a saída será afetada?
A saída será invertida.
29-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Lógica Não-XORExclusive-NOR (XNOR) Logic
Expressão Booleana
X = AB + AB
4929-11-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Função/operação IdentidadePorta “Seguidor” ou “buffer”
“Buffer” operation
5003-12-2019
03-12-2019
Os buffers são usados para permitirem aos circuitos comunicarem entre si, isolando a entradas de um circuito das saídas de outro circuito.
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplo de aplicação da operação Identidade/”buffer”
Formas de onda
A
X
Não altera o valor lógico (serve como “tampão” ou ”buffer” entre diferentes partes de circuito)
1 0 0 0 1 1 0 1
5103-12-2019
A X
1 0 0 0 1 1 0 1
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Porta “Seguidor” ou “buffer”
52
Porta “Seguidor” ou “buffer” de “três estados”
03-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplos de circuitos integrados TTL
53
Electronic_component_ttl Czechoslovak MH74S00, Texas Instruments SN74S251N (Portugal), East German DL004D (74LS04), Soviet K155LA13 (7438)
03-12-2019
https://en.wikipedia.org/w/index.php?title=7400-series_integrated_circuits&oldid=0
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Circuitos integrados com funções lógicas pré-definidas
5403-12-2019
Circuitos digitais da família TTL
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exemplo 74XX00
Os símbolos lógicos mostram as porta e os pinos associados.
VCC
(13) (11)(12)(10)(9)(5)(4)(2)(1)
(6)
(3)
(8)
(1)(3)
(2)
(4)(6)
(5)
(9)(8)
(10)
(12)(11)
(13)
(14)
(7)GND
&
5503-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Folha de dados do componente 74XX00
As folhas de especificações (“Data sheet”) incluem os limites e as condições de operação definidas pelo fabricante, bem como as características dc e ac.
O exemplo abaixo foi extraído da folga de especificações do 74HC00A:
Parameter Value UnitSymbolDC Supply Voltage (Referenced to GND) – 0.5 to + 7.0 V VVCCDC Input Voltage (Referenced to GND) –
–0.5 to V +0.5 V VCC0.5 to V +0.5 V VCC
V inDC Output Voltage (Referenced to GND)VoutDC Input Current, per pin ± 20 mAI in
DC Output Current, per pin ± 25 mAIoutDC Supply Current, V and GND pinsCC ± 50 mAICCPower Dissipation in Still Air, Plastic or Ceramic DIP † 750
500450
mWPDSOIC Package †
TSSOP Package †Storage Temperature °CTstg –65 to + 150Lead Temperature, 1 mm from Case for 10 Seconds °CTL
260300
Plastic DIP, SOIC, or TSSOP Package Ceramic DIP
MAXIMUM RATINGS
5603-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Níveis de tensão e de corrente na tecnologia TTL
TTL - Transistor-Transistor Logic - Uma das famílias de circuitos digitais
5703-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Níveis de tensão na família TTL e margens de ruído
5803-12-2019
Tensões de entrada e de saída, margens de ruido
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Exercício
Para cada circuito, determinar se o LED está “ligado” ou desligado”
+5.0 V
+5.0 V
330 ΩLED
B
A
+5.0 V
+5.0 V
330 ΩLED
B
A
+5.0 V
+5.0 V
330 ΩLED
B
A
(a) (b) (c)
Circuito (a): XOR, ambas as entradas estão ALTAS, saída está BAIXA, o LED está ligado.
Circuito (b): XNOR, entradas opostas, saída está BAIXA, o LED está ligado.
Circuito (c): XOR, entradas opostas, saída está ALTA, o LED está desligado.
5903-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Computador implementado com portas lógicas TTL 74XXX
60
A 4-bit, 2 register, six-instruction computer made entirely of 74-series chips
03-12-2019
https://en.wikipedia.org/w/index.php?title=7400-series_integrated_circuits&oldid=0
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
O primeiro transístor e os primeiros circuitos integrados
61
1.º Transístor 1947 1.º circuito integrado 1958 Portas NAND
Die of a 74AHC00D quad 2-input NAND gate manufactured byNXP Semiconductors, anos 70
1.º Processador: Intel 4004 - 1971 - 4 bits - Clock de 0.5 - 0.75 MHz - 2300 transístores (10 µm – 10000 nm) core4004
Intel_C1103 8 µm p-MOS DRAM 1 kilobit
03-12-2019
https://en.wikipedia.org/w/index.php?title=7400-series_integrated_circuits&oldid=0
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Computação: evolução do desempenho e a demanda por sistemas mais rápidos, mas com menor consumo de energia
62
ibm-ramac-305 (1956)
hard-drive-capacities-exponentialTransistor-size-timeline supercomputer-future-trendshttps://en.wikipedia.org/wiki/Transistor_count https://futuretimeline.net/subject/computers-internet.htm
03-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
“Fim” da “lei” de Moore
63
Em1965 Gordon E. Moore fez a profecia, segundo a qual o número de transístores dos chips teria um aumento de 100%, pelo mesmo custo, a cada período de 18 meses. Essa profecia tornou-se realidade e acabou ganhando o nome de Lei de Moore. Lei de Moore pode estar chegando ao fim: Com o aumento da velocidade, aumenta também o consumo de energia e a dissipação de energia térmica, o que poderá, se não for eficiente, levar à alteração indesejável do funcionamento dos circuitos, impossibilitando a implementação de processadores mais rápidos. Empresas como a Intel, a IBM, a APPLE, e.g., têm investido muito em tecnologias disruptivas como a
Computação Quântica e a Engenharia Neuromórfica.
https://pt.wikipedia.org/wiki/Lei_de_Moore#Fim_da_Lei_de_Moore
https://en.wikipedia.org/wiki/Transistor_count
03-12-2019
JF/CESDig 2018/2019 & Electronics Fundamentals Floyd & Buchla 2010 Pearson Education
Principais tecnologias disruptivas em investigação
64
• Computação neuromórfica
• Computação quântica
• ....
https://articles2.marketrealist.com/2017/10/intel-sees-future-neuromorphic-chips-quantum-computing/
03-12-2019