chapter 6 logic circuit and boolean alebra

8/19/2019 Chapter 6 Logic Circuit and Boolean Alebra

1/28

บทท 6 วงจรทางตรรกะและพชคณตบลน(Logic Circuit and Boolean Algebra)

96

เอกสารประกอบการสอนวชาความร พ นฐานทางวทยาการคอมพวเตอร อ.ดร.พัฒนพงษ วันจันทก

สาระการเรยนร

1. สมการลอจก 2. ตารางคาความจรง 3. ลอจกเกต 4. การเขยนสมการพชคณตจากวงจรลอจก 5. การเขยนวงจรลอจกจากสมการพชคณต 6. การสรางตารางคาความจรงเพ อหาเอาตพตของสมการลอจก 7. วงจรเชงจัดหม

1. สมการลอจก (logic expression)

การทางานของระบบดจตอล สามารถอธบายได โดยใชสมการพชคณตลอจก (logic equation) ซ งประกอบดวย ตัวแปรลอจก (logic variable) เปนตัวแปรท รับคาเพยงสองคา หรอเรยกอกอยางหน งวา ตัวแปรสองสถานะ (Bi-State variable) โดยมขอกาหนดคอ สามารถมสถานะไดเพยงสองสถานะเทาน ัน และจะอย ในสถานะใดสถานะหน งเทาน ัน จะอย พรอมกันทั งสองสถานะในเวลาเดยวกันไม ได สถานะดังกลาวอาจแทนความหมายตาง ๆ เชน เปด-ปด, สง-ต า, หน ง-ศนย เปนตน

ตัวกระทาทางลอจก (logic operators)

เปนตัวรับเอาตัวแปรลอจกมาดาเนนการเพ อใหไดผลลัพธ โดยผลลัพธท ไดข นอย กับชนดของตัวกระทาและสถานะของตัวแปรลอจกท ถกกระทา เขยนแทนดวย ไดอะแกรมไดดังภาพ

ภาพท 1 บลอกไดอะแกรมของตัวกระทาทางลอจก

ตัวแปรอนพท 1 ตัว สามารถทาใหเกดสถานะท แตกตางกันได 2 กรณ เชน ตัวแปร A มสถานะท แตกตางกันได 2 กรณ คอ A = 0 หรอ A = 1 เม อเพ มจานวนตัวแปรอนพทเปน 2 ตัว เชน A และ Bสถานะท แตกตางกันจะเพ มเปน 4 กรณ หรอ 22 กรณ คอ A = 0, B = 0 หรอ A = 0, B = 1 หรอ A = 1,B = 0 และ A = 1, B = 1


2/28


97


ดังน ันถามตัวแปรอนพทจานวน n ตัว จะสถานะท แตกตางกันทั งหมด 2n กรณ ตัวกระทาทางลอจก

พ นฐานไดแก AND, OR, NOT, NAND, NOR, XOR และ XNOR

2. ตารางคาความจรง เปนตารางท แสดงความสัมพันธระหวางตัวแปรลอจกอนพทและเอาทพทท เปนไปไดทั งหมดท เกดจาก

สมการลอจก ตารางคาความจรงจะประกอบดวย คาสถานะของตัวแปรลอจกทางดานอนพทท เปนไปไดทั งหมด ซ งมคาเทากับ 2n กรณ เม อ n คอ จานวนตัวแปรลอจกดานอนพท และสถานะของตัวแปรลอจกดานเอาทพทท เกดจากการกระทาทางลอจกระหวางตัวแปรทางดานอนพทคาตางๆ

Truth table สาหรับตัวแปรอนพท 2 ตัว ซ งแสดงความสัมพันธระหวางตัวแปรอนพท A, B และ

เอาทพท Y ดังแสดงในตัวอยางท 1

ตัวอยางท 1 ใหเขยนตารางคาความจรงของสมการลอจกท มตัวแปรอนพต 1, 2 และ 3 ตัวแปรตามลาดับ

เชน สมการลอจก Y = AB + AB เขยนแทนดวย truth table ไดดังน

3. ลอจกเกต (Logic Gate)คออปกรณอเลกทรอนกสท มการทางานเหมอนสวตช (switch) น ันคอ มสถานะ

เปล ยนแปลงไปมาไดเพยง 2 สถานะ โดยใชระดับแรงดันไฟฟาในการแทนสถานะของตัวแปรลอจก โดย

แรงดันไฟฟาสง (High : H) และแรงดันไฟฟาต า (Low : L) ลอจกเกตพ นฐานท ควรศกษาไดแก


3/28


98


3.1 AND Gate

การกระทา AND จะใหเอาทพทออกมาเปนลอจก 1 หรอแรงดัน H เม อตัวแปรอนพทมสถานะเปนลอจก 1 หรอมแรงดัน H ทั งหมด การ AND แสดงดวยสัญลักษณ ⋅ ระหวางตัวแปรลอจก การ ANDระหวางตัวแปร A และ B แสดงดวยสมการลอจกเปน

Y = f(A, B ) = A⋅B

เม อ Y คอ เอาทพทท ไดจากการ AND และการกระทา AND แสดงไดดังบลอกไดอะแกรม (ภาพท 2)

ภาพท 2 บลอกไดอะแกรมของการกระทา AND

3.2 OR Gateการกระทา OR จะใหเอาทพทออกมาเปนลอจก 0 หรอแรงดัน L เม อตัวแปรอนพทมสถานะเปน

ลอจก 0 หรอมแรงดัน L ทั งหมด

การกระทา OR แสดงดวยสัญลักษณ + ระหวางตัวแปรลอจก การ OR ระหวางตัวแปร A และ Bแสดงดวยสมการลอจกเปน Y = f (A, B) = A+B

เม อ Y คอ เอาทพทท ไดจากการ OR และการกระทา OR แสดงไดดังบลอกไดอะแกรม (ภาพท 3)


4/28


99


ภาพท 3 บลอกไดอะแกรมของการกระทา OR

3.3 NOT Gate (Inverters)การกระทา NOT จะใหเอาทพทออกมาเปนลอจกท มสถานะตรงขามกับสถานะลอจกของตัวแปร

อนพทการ NOT แสดงดวยสัญลักษณ ¯ เหนอตัวแปรลอจกอนพท เรยกวาเคร องหมาย complementหรอ Bar

การกระทา NOT ของตัวแปร A แสดงดวยสมการลอจกเปน

Y = f (A) = A

เม อ Y คอ เอาทพทท ไดจากการ NOT และ การกระทา NOT แสดงไดดังบลอกไดอะแกรม (ภาพท 4)

ภาพท 4 บลอกไดอะแกรมของการกระทา NOT


5/28


100


3.4 NAND Gate

การกระทา NAND เกดจากการนาตัวแปรดานเอาทพทท ไดจากการกระทา AND มาผานการกระทา NOT ทาใหผลลัพธของตัวแปรท ไดจากการกระทา NAND มสถานะตรงขามกับการกระทา ANDน ันคอ การกระทา NAND จะทาใหตัวแปรลอจกทางดานเอาทพทมสถานะเปน 0 เม อตัวแปรลอจกทางดานอนพทท เขาส การกระทา NAND มสถานะเปน 1 ทั งหมด เราสามารถอธบายการกระทา NAND โดยใชสมการลอจกดังน

Y = f(A,B ) = A⋅B

เม อ A⋅B คอ ผลลัพธท ไดจากการกระทา AND และ การกระทา NAND แสดงไดดังบลอกไดอะแกรม (ภาพท 5)

ภาพท 5 บลอกไดอะแกรมของการกระทา NAND

3.5 NOR Gate

เกดจากการนา inverter มาตอกับเกต “AND” ทาใหคาผลลัพธท ไดจากเกตชนดน มคาตรงกันขามกับเกต “AND” และการกระทา NOR Gate แสดงไดดังบลอกไดอะแกรม (ภาพท 6)


6/28


101


ภาพท 6 บลอกไดอะแกรมของการกระทา NOR Gate

3.6 Exclusive - OR Gateเปนการนาเกตพ นฐานมาประยกต ใชงาน จะใหผลลัพธเปน “1” เม ออนพตมคาตรงกันขามกัน

และการกระทา OR Gate แสดงไดดังบลอกไดอะแกรม (ภาพท 7)


7/28


102


ภาพท 7 บลอกไดอะแกรมของการกระทา OR Gate

3.7 Exclusive – NOR Gate (XNOR Gate)

เกดจากการนา Inverter มาตอกับ XOR Gate ทาใหคาผลลัพธท ไดเกตชนดน มคาตรงกันขามกับXOR Gate ทันท ดังน ัน เกตชนดน จงมช อเรยกอกอยางหน งวา “Comparator” และการกระทา OR Gateแสดงไดดังบลอกไดอะแกรม (ภาพท 8)


8/28


103


ภาพท 8 บลอกไดอะแกรมของการกระทา XOR Gate


9/28


104


4. การเขยนสมการพชคณตจากวงจรลอจก

การเขยนสมการพชณตจากวงจรลอจกจะใชหลักการพจารณารปวงจรลอจกทละสวน โดยเร มจากดานอนพต แลวพจารณาไปทางเอาตพตตามลาดับ แลวนาสมการในแตละเกตมารวมกันตามคณสมบัตของเกตน ัน ๆ ดังตัวอยาง

ตัวอยางท 2 ใหเขยนสมการพชคณตของวงจรลอจกตอไปน


10/28


105



11/28


106


5. การเขยนวงจรลอจกจากสมการพชคณต

การเขยนวงจรลอจกจากสมการพชคณตน ันตองพจารณาถงสมการเปนสวน ๆ โดยเขยนจากสวนยอยไปหาสวนใหญ (ตัวอยางท 3)

ตัวอยางท 3 ใหเขยนวงจรลอจกจากสมการพชคณตตอไปน


12/28


107


6. การสรางตารางคาความจรงเพ อหาเอาตพตของสมการลอจก การเขยนตารางคาความจรงของสมการลอจกน ัน ตองพจารณาจานวนตัวแปรอนพต โดยกาหนดสถานะของอนพตเพยง 2 สถานะเทาน ัน คอ “0” และ “1” ดังน ัน ตารางคาความจรงจะมจานวนเอาตพตเปนเทาใด ข นอย กับจานวนอนพต คอ จะไดทั งหมด 2n เม อ n คอ จานวนอนพต

ตัวอยางท 4 ใหเขยนตารางคาความจรงของสมการพชคณตตอไปน (1) Y = AB + AB โดยท มตัวแปรอนพต 2 ตัว ดังน ัน จงมเอาตพตทั งหมด 22 = 4 กรณ

(2) Y = AB + C มตัวแปรอนพต 3 ตัว ดังน ัน จงมเอาตพตทั งหมด 23 = 8 กรณ


13/28


108


(3) Y = B(A + B)(A + C) มตัวแปรอนพต 3 ตัว ดังน ัน จงมเอาตพตทั งหมด 23 = 8 กรณ

(4) Y = (A+ BC)C มตัวแปรอนพต 3 ตัว ดังน ัน จงมเอาตพตทั งหมด 23 = 8 กรณ

(5) Y = AB + CD มตัวแปรอนพต 3 ตัว ดังน ัน จงมเอาตพตทั งหมด 24 = 16 กรณ


14/28


109


7. วงจรเชงจัดหม

วงจรดจตอลจะประกอบดวยการนาเกตตาง ๆ มาตอรวมกันใหสามารถทางานไดตามขอมลท เขา ไปทางอนพต โดยทั วไปแลวจะมสองประเภท คอ 1. วงจรเชงจัดหม (combination logic circuits) เปนวงจรท สถานะทางเอาตพตข นอย กับสถานะ

ทางอนพตหรอวงจรคอมไบเนชัน2. วงจรเชงลาดับ (sequential logic circuits) วงจรท เอาตพตจะข นอย กับสัญญาณนาฬกาทาง

อนพตดวยสมการลอจกเกตและวงจรลอจกเกตของวงจรแบบ combination logic มจานวนลอจกเกตท ตอ

อย ในวงจรเปนจานวนมาก สงผลใหวงจรท สรางไดมขนาดใหญ ทา ใหย งยากตอการสรางและทา ใหตนทน ในการผลตสง นอกจากน ยังทา ใหการวเคราะหวงจรเปนไปอยางยากลาบาก การลดรปสมการลอจกเกตใหมรปแบบท งายและประหยัด (minimization) จงเปนวธท ใช ในการแกปญหาดังกลาว ซ งจะสงผลใหวงจรลอจกท สรางไดมจานวนลอจกเกตลดลง ลดตนทนในการผลต และทาใหการวเคราะหงายข น ในสวนน จะกลาวถงวธ ในการลดรปวงจรลอจกเกตท สาคัญกอน 2 วธ ไดแก การลดรปโดยใชพชคณต (boolean algebra) และการใชแผนผัง Kanaugh (Kanaugh Map หรอ K’s Map)


15/28


110


7.1 Boolean Algebra Method

เปนพชคณตท ใชอธบายความสัมพันธของตัวแปรแบบลอจก โดยอาศัยตัวดาเนนการทางลอจกตางๆ คนพบ โดยนักคณตศาสตรชาวอังกฤษ จอรช บล (George Boole, 1815-1864) กฎของพชคณตบลน(Law of Boolean Algebra) ท สาคัญไดแก

1. กฎการตรงกันขาม (Complement Law) A⋅ A = 0 A + A =1

2. คณสมบัตของศนย 0⋅ A = 0 0 + A = A

3. คณสมบัตของหน ง

1⋅

A =1 1+ A =14. กฎการสลับท (Commutative Laws)

A + B = B + A AB = BA

5. กฎการจัดหม ( Associative Laws) A + (B + C) = (A + B) + C

A(BC) = (AB)C

6. กฎการกระจาย (Distributive Law) A(B + C) = AB + AC

A+ (BC) = (A+ B)(A+C)7. กฎของเอกลักษณ (Identify Law)

A+ A+.... = A AA.... = A

8. กฎการลบลาง (Negation) A = A A = A

9. กฎการลดทอน (Redundancy Law) A+ AB = A A+ AB = A+ B

A(A+ B) = A A(A+ B)= AB

10. ทฤษฎของดมอรแกน (Demorgan’s Theorems) A+ B = AB AB = A+ B

จากกฎพ นฐานของพชคณตเหลาน เราสามารถนาไปชวยในการลดรปของสมการลอจกได ทาใหวงจรลอจกท ไดมขนาดเลกลง และตนทนในการผลตต า ทั งยังสงผลใหสามารถทางานไดรวดเรวข นเน องจากสัญญาณอนพตผานลอจกเกตจานวนนอยกอนการเกดเปนสัญญาณเอาทพต

ตัวอยางการใช Boolean Algebra เพ อหาวงจรไฟฟาท เหมอนกัน แต ใชจานวนเกตนอยกวาพจารณาตารางคาความจรงสาหรับสมการลอจก AB + BC ในภาพ a และสมการลอจก A(B + C) ในภาพb ซ งไดจากการลดรปสมการลอกจกโดยใช Boolean Algebra (ภาพท 9)


16/28


111


ภาพท 9 การลดรปสมการลอกจกโดยใช Boolean Algebra

ตัวอยางท 5 ใหลดรปสมการพชคณตลอจกตอไปน


17/28


112


7.2 รปแบบมาตรฐานของสมการลอจก (standard form of logic expression)สมการลอจก มรปแบบมาตรฐาน 2 แบบคอ ผลรวมของผลคณ (Sum of Products Equation,

SOP) และ ผลคณของผลรวม (Product of Sum Equation, POS)7.2.1 สมการลอจกแบบผลรวมของผลคณ (Sum of Products Equation, SOP)

เปนการแสดงคาผลคณของพชคณตลอจกของตัวแปรตั งแตสองตัวข นไปดวยฟงกชัน AND (เรยกไดวาเปน“Product Term”) แลวนาผลคณแตละสวนมารวมกันโดยใชฟงกชัน OR เชน

Y = f (A, B, C, D) = AB + ABC + ABCD (a)


18/28


113


Product Term ท เกดจาการ AND กันของตัวแปรทกตัวแปรท เก ยวของในสมการ

เรยกวา “Minterm” สมการท มทกเทอมเปน Minterm เรยกสมการน วา “Canonical Sum” สมการ (a) ประกอบดวย Minterm เพยงเทอมเดยวคอ ABCD สวนอก 2 เทอม คอ AB

และ ABC ไมเปน Minterm เน องจากมตัวแปรไมครบ ดังน ัน สมการ (a) จงไมเปน Canonical Sumตัวอยางเชน สมการลอจกของ 3 ตัวแปรแบบ SOP ท เปน Canonical Sum ไดแก สมการ ( b)

y = f(A, B, C) = ABC + ABC ABC + ABC (b)

สมการลอจกจะประกอบดวย Minterm ก เทอมก ได โดยท จานวน Minterm สงสด = 2n

เม อ n คอ จานวนตัวแปรทั งหมดของสมการ

สมการลอจกท อย ในรป Canonical Sum สามารถเขยนแทนดวยเลขฐานสอง (BinaryCode) โดยมขอตกลงดังน

Uncomplement Variable เชน A, B, C,... เขยนแทนดวย 1Complement Variable เชน A, B, C,... เขยนแทนดวย 0

นอกจากน ยังสามารถเขยน Minterm ในรปของ Minterm Number โดยแทนดวยตัวอักษรยอ miเม อ i คอ เลขฐานสบท มคาเทากับ Binary Code ของ Minterm น ัน จากสมการ (b) เราสามารถเขยนMinterm ในรปแบบตาง ๆ ไดดังตาราง

ดังน ัน สมการลอจกของ 3 ตัวแปร เขยนไดเปน f (A,B,C) = 011+100 +101+111 หรอ f(A,B,C) =Σ m(3,4,5,7) และสามารถเขยนตารางคาความจรงของสมการลอจกแบบ SOP ขางตน ไดดังน


19/28


114


จากตารางคาความจรง จะเหนวา Minterm ท ใหผลลัพธเปนลอจก 1 คอ Minterm ท เก ยวของในสมการลอจก ดังน ัน เราสามารถเขยนสมการลอจกแบบ SOP ของ Minterm ไดจากการรวม Minterm ท ใหผลลัพธเปนลอจก 1 จากตารางคาความจรง

สมการลอจกแบบ SOP ท จะเปนสมการแบบ Canonical sum น ัน ตองเปนสมการลอจกท ในแตละเทอมมตัวแปรครบทกตัวเทาน ันการเปล ยนสมการ SOP ทั วไปเปนสมการมาตรฐาน ทาได โดย “คณ

เทอมท ตัวแปรยังไมครบดวยตัวแปรท ขาดหายไป และมคาลอจกเปน 1 เชน ( A+ A)”

ตัวอยางท 6 สมการใดตอไปน เปนสมการ SOP แบบ Canonical sum


20/28


115


7.2.2 สมการลอจกแบบผลคณของผลรวม (Product of Sum Equation, POS)

เปนการแสดงคาผลรวมของพชคณตลอจกของตัวแปรตั งแตสองตัวข นไปดวยฟงกชันOR (

เรยกไดวาเปน “Sum Term”) แลวนาผลคณแตละสวนมาคณกันโดยใชฟงกชัน AND ดัง สมการ ( c )

y = f(A,B,C) = (A + B)(A + B + C) (c)

Sum Term ท เกดจาการ OR กันของตัวแปรทกตัวแปรท เก ยวของในสมการ เรยกวา “Maxterm” สมการท มทกเทอมเปน Maxterm เรยกวา “Canonical Product”

สมการ (c) ประกอบดวย Maxterm เพยงเทอมเดยวคอ ( A + B + C) สวนอกเทอม คอ (A + B) ไมเปน Maxterm เน องจากมตัวแปรไมครบ ดังน ัน สมการ ( c) จงไมเปน Canonical Product

ตัวอยางเชน สมการลอจกของ 3 ตัวแปรแบบ POS ของ Maxterm แสดงไดเปน \

y = f(A, B, C) = (A + B + C)(A + B + C)(A + B + C)(A + B + C) (d)

สมการลอจกจะประกอบดวย Maxterm ก เทอมกได โดยท จานวน Maxterm สงสด = 2n เม อ nคอ จานวนตัวแปรทั งหมดของสมการ

สมการลอจกท อย ในรป Canonical Prodict สามารถเขยนแทนดวยเลขฐานสอง (Binary Code) โดยมขอตกลงดังน

Uncomplement Variable เชน A, B, C,... เขยนแทนดวย 1Complement Variable เชน A, B, C,... เขยนแทนดวย 0

นอกจากน ยังสามารถเขยน Maxterm ในรปของ Maxterm number โดยแทนดวยตัวอักษรยอMi เม อ i คอ เลขฐานสบท มคาเทากับ binary code ของ Maxterm น ัน และจากสมการ ( d) เราสามารถเขยน Maxterm ในรปแบบตาง ๆ ไดดังตาราง


21/28


116


ดังน ัน สมการลอจกของ 3 ตัวแปร เขยนไดเปน f (A, B, C) = (000)(010)(011)(100)

หรอ f (A, B, C) = Π M(0,2,3,4)

และสามารถเขยนตารางคาความจรงของสมการลอจกแบบ POS ขางตน ไดดังน

จากตารางคาความจรงจะเหนวา Maxterm ท ใหผลลัพธเปนลอจก 0 คอ Maxterm ท เก ยวของในสมการลอจก ดังน ันสามารถเขยนสมการลอจกแบบ POS ของ Maxterm ไดจากการรวม Maxterm ท ใหผลลัพธเปนลอจก 0 จากตารางคาความจรง

สมการลอจกแบบ POS ท จะเปนสมการในรปแบบมาตรฐานน ัน ตองเปนสมการลอจกท ในแตละเทอมมตัวแปรครบทกตัวเทาน ันการเปล ยนสมการ POS ทั วไปเปนสมการมาตรฐาน ทาได โดย “บวกเทอมท ตัวแปรยังไมครบดวยตัวแปรท ขาดหายไป และมคาลอจกเปน 0 เชน ( AA) โดยจัดรปแบบดวยคณสมบัต

A + BC= (A+B)(A+C)


22/28


117


ตัวอยางท 7 สมการใดตอไปน เปนสมการ POS แบบ Canonical product


23/28


118


ตัวอยางท 8 ใหเขยนฟงกชันและตารางคาความจรงของสมการตอไปน


24/28


119



25/28


120


7.2.3 การแปลงรประหวาง SOP และ POSการแปลงรประหวาง SOP และ POS สามารถทาได โดยอาศัยกฎของพชคณตบลน

ดังตอไปน SOP POS A+BC = (A+B)(A+C)

POS SOP A(B+C) = AB+AC

ตัวอยางท 9 สมการลอจกใดเปนสมการแบบ SOP หรอ POS โดยมเง อนไข คอ หากเปนแบบ SOP ใหแปลงเปน POS และหากเปน POS ใหแปลงเปน SOP


26/28


121


จากตัวอยางขางตนจะเหนวา วธการน เปนวธการท ย งยากและไมเหมาะสมกับสมการท มความซับซอน วธการท นยมนามาใชในการแปลงรปสมการ คอ การขยายสมการลอจกใหเปน Canonical sumหรอ Canonical product กอน จงทาการแปลงรปตามข ันตอนดังตอไปน

1. สมการลอจกตองอย ในรป Canonical sum หรอ Canonical product เทาน ัน

2. หาจานวนเทอมสงสดของสมการลอจก จานวนเทอมสงสดของสมการลอจก = 2n เม อ n คอจานวนตัวแปรของสมการ

3. แปลงรประหวาง Maxterm และ Minterm โดยตรง โดยเขยนเฉพาะเทอมท ไมม ในอก รปแบบหน งเทาน ัน ทั งน จานวนเทอมทั งหมดจะตองไมเกนจานวนเทอมในขอท 2


27/28


122


ตัวอยางท 10 สมการลอจกใดตอไปน เปนสมการแบบ SOP หรอ POS โดยมเง อนไข คอ หากเปนแบบ

SOP ใหแปลงเปน POS และหากเปน POS ใหแปลงเปน SOP


28/28


123

เอกสารประกอบการสอนวชาความร พ นฐานทางวทยาการคอมพวเตอร

แบบฝกหัด

1. จงเขยนตารางคาความจรงและลอจกเกต (Logic Gate)1.1 X = (AB) + (CA)1.2 X = [ A + (B + C)]B1.3 X = A(B+C) + B(A+C)

2. ลดทอนรปสมการตอไปน โดยใชทฤษฎบลน 2.1 Y = ABC[AB+C(BC+AC)]2.2 Y = AB + BC(B + C)

2.3 Y = (B+BC)(B+BC)(B+D)3. พสจนสมการตอไปน และเขยนตารางคาความจรงของ A + B(A + C) + AC = A + BC4. จงลดทอนสมการตอไปน 6 คะแนน

4.1 f(A,B,C) = AB + CD4.2 f(A,B,C) = ABC+ AC + ABC4.3 f(A,B,C) = A+BC+AB

5. จงเขยนตารางคาความจรงและลอจกเกต (Logic Gate) 20 คะแนน 5.1 Y = ABC[AB+C(BC+AC)]5.2 Y = AB + BC(B + C)5.3 Y = (A+BC)(B+D)5.4 Y = R(PQ + PR)5.5 Y = C(A+C) + {BC(A+B)}

chapter 6 logic circuit and boolean alebra

Documents