arquitectura de los aut.matas programables · arquitectura de los autómatas programables tema –...

22
Automatización Industrial Arquitectura de los Autómatas Programables TEMA – Arquitectura de los Autómatas Programables 1. - Unidades Funcionales 2. - Funcionamiento de un Autómata Programable 3. - Componentes Hardware de un PLC 3.1 – Memoria 3.2 – ALU 3.3 – CPU 3.4 – Bus Periférico 4. - Ciclo de Datos 5. - Procesamiento Cíclico de Programa 5. – Familia Simatic S7 (Simatic S7-300) 6. – Direccionamiento 7. – Entradas y Salidas Digitales (Diagrama de Bloques) Índice

Upload: others

Post on 27-Mar-2020

14 views

Category:

Documents


0 download

TRANSCRIPT

Automatización Industrial

Arquitectura de los Autómatas Programables

TEMA – Arquitectura de los Autómatas Programables

1. - Unidades Funcionales

2. - Funcionamiento de un Autómata Programable

3. - Componentes Hardware de un PLC

3.1 – Memoria

3.2 – ALU

3.3 – CPU

3.4 – Bus Periférico

4. - Ciclo de Datos

5. - Procesamiento Cíclico de Programa

5. – Familia Simatic S7 (Simatic S7-300)

6. – Direccionamiento

7. – Entradas y Salidas Digitales (Diagrama de Bloques)

Índice

Periferia

CPU

Unidades Funcionales de un PLC I

OtrosMódulos

Unidades Funcionales de un PLC II

Módulo deMemoria

Canal SerieALU

Bus

Per

iféri

co

Unidad de Control

Memoria

Peri

feri

a

Unidades Funcionales de un PLC III

PII

PIQ

Mar

cas

Tem

poriz

ador

es

Con

tado

res

Memoriade

ProgramaM

emor

ia R

AM

Mem

oria

RO

M

Módulo deMemoria

Canal SerieALU Unidad de Control

SistemaOperativo

Bus

Per

iféri

co

Peri

feri

a

Unidades Funcionales de un PLC IV

PII

PIQ

Mar

cas

Tem

poriz

ador

es

Con

tado

res

Memoriade

Programa

Mem

oria

RA

M

Mem

oria

RO

M

Módulo deMemoria

Canal SerieALU

Bus

Per

iféri

coTarjetas deEntrada

TarjetasFuncionales

Tarjetas deSalida

Unidad de Control

SistemaOperativo

• La memoria de las CPUs está dividida en tres áreas:

Memoria de las CPUsCPU Memoria de carga dinámica:

- RAM, integrada oen Memory Card

- Partes del programa noindispensables para laejecución

Memoria de carga remanente:- EEPROM, en MemoryCard o integrada en CPU

- Partes del programa noindispensables para laejecución

Memoria de trabajo:- RAM- Partes del programa relevantespara la ejecución

Memoria del sistema:- RAM- Imagen del proceso de entradas PII- Imagen del proceso de salidas PIQ- Marcas, Temporizadores y Contadores- Pila de datos locales- Pila de módulos- Pila de interrupción- Buffer de diagnosis

S7-300 – Áreas de la Memoria

• Memoria de trabajo partes de los bloques relevantes para la ejecución• Memoria de carga partes no relevantes (p.e. encabezamientos de módulos)

Memorizados enel disco duro

S7-300Unidad deprogramación

Bloques lógicoscomplejos

Bloques de datoscomplejos

Memoria de carga Memoria de trabajo

Partes de bloqueslógicos y de datos

relevantes parala aplicación

Memorias de Carga y Trabajo

Bloques lógicos

Bloques de Datos

Comentarios

Símbolos

Proyecto

Configuraciónhardware, offline

CPUUnidad programación

Programa usuario,offline

Tabla desímbolos

I/O

Módulos de señal

Memorias de Área y Trabajo

Memoria de carga

Bloque de datosdel sistema, (datosde configuración)

Bloque de código,bloque de datos,

(programa usuario)

Memoria de trabajo

Partes relevantesde los bloques

de código

Partes relevantesde los bloques

de datos

Memoria de Sistema

Imagen del proceso entrada

Imagen del proceso salida

Buffer diagnosis

Buf. Comunicac.

Pila datos locales

Pila de bloques

Pila interrupción

Memoria de bits

Temporizadores

Contadores

Señalesde entrada

Señalesde salida

31 24 23 16

Byte alto Byte bajo

15 8 7 0

Byte alto Byte bajo

ACU (1 ó 2)

Estructura de los Acumuladores

Palabra alta Palabra baja

Unidad Aritmético-Lógica

Cargar lasinformacionesde la PII

Procesar lasinformacionesen ACU 1 y ACU 2

Transferir lasinformacionesa la PIQ

Contador de Programa

Registro deInstrucciones

Decodificador

A I 1.0AN I 2.3S M 10.5O I 1.1O I 1.7R M 10.5

Procesador Memoria de Programa

Consulta, Combinaciones (Operaciones Lógicas)Activar (Set), Borrar (Reset)Comparaciones, Cálculos AritméticosLlamada, Fin de MóduloEtc ....

Funcionamiento de un Autómata Programable

Cómo trabaja un PLC – Procesamiento cíclico del programa

Arranque delprograma

ModoARRANQUE

Actualización deentradas y salidas

Ejecución delprogramaPrincipal

&

ModoRUN

Alimentación

Cómo trabaja un PLC – Operaciones lógicas

• Operaciones lógicas usando señales binarias Módulo de entradas

Módulo de salidas

CPUConsultar estadode la dirección

Operación lógica de bit

Memoria RLO

Función Set/Reset

Estado

Resultadode la consulta

Resultado dela operación

lógica

PLC con Sistema Multiprocesador

Módulode

MemoriaExterna

MemoriaROM

SistemaOperativo

MemoriaRAM

Interna

Panelde

Mando

Microprocesador- Proc. Instrucción Palabra- Proc. Temporizadores- Excitación Bus- Comunicación Bus

Procesador ASICCircuito Aplicación Específ.- Proc. Instruc. Bit/Palabra - Vigilancia Tiempo Ciclo

ControladorDe Bus

TarjetasdeE/S

Aparatode

Programación

CPU

• Rack• Fuente de alimentación (PS)• CPU• Elementos de bus• Periferia externa

–Módulos digitales de entrada y salida –Módulos analógicos de entrada y salida–Módulos de contadores–Módulos de posicionamiento–Módulos de control–Procesadores de comunicaciones (CP)

• Interfases (IM)

Componentes Hardware

Ejecución del ProgramaDesplazarDatos

DesplazarDatos

Ciclo deDatos

Eje de TiemposPasar a los módulos de salida los datosdel registro de desplazamientoCargar en el registro de desplazamientolos datos de los módulos de entrada

Ciclo de Datos

1ª instrucción

2ª instrucción

última instrucción

OB1

....

Procesamiento Cíclico del Programa I

Procesamiento Cíclico del Programa II

CPU

PII

PIQ

Marcas

Temporizadores

Contadores

Memoriade

Programa

Tarjetas deEntrada

Tarjetas deSalida

Unidad de Control

Bus

Per

iféri

co

Procesamiento Cíclico del Programa III

CPU

Marcas

Temporizadores

Contadores

Memoriade

Programa

Tarjetas deEntrada

Tarjetas deSalida

Unidad de Control

Bus

Per

iféri

co

PII

PIQ

Procesamiento Cíclico del Programa IV

CPU

Marcas

Temporizadores

Contadores

Memoriade

Programa

Tarjetas deEntrada

Tarjetas deSalida

Unidad de Control

Bus

Per

iféri

co

PII

PIQ

Procesamiento Cíclico del Programa V

CPU

Marcas

Temporizadores

Contadores

Memoriade

Programa

Tarjetas deEntrada

Tarjetas deSalida

Unidad de Control

Bus

Per

iféri

co

PII

PIQ

SF

RUN

STOP

I0.0

I0.1

I0.2

I0.3

I0.4

I0.5

I0.6

I0.7

SIEMENS

S7-200

M ic r o P LC 2 1 2

SIMATICX 2

3 4

Q0.0

Q0.1

Q0.2

Q0.3

Q0.4

Q0.5

S7-200

S7-300

S7-400

• Sistemas compactos• Sistemas modulares

Familia del Sistema SIMATIC S7

Programación y Configuración de Software, SINEC Comunicación Programadoras,COROS Operador Interfase, Módulos Inteligentes de I/O (FMs)

Programación y Configuración de Software, SINEC Comunicación Programadoras,COROS Operador Interfase, Módulos Inteligentes de I/O (FMs)

desde el micro PLC al inferior rango de control de E/A al superior rango de ejecución

S7- 400

S7- 300

1995

S7- 200

1996

Visión General del Sistema SIMATIC S7

AG acoplado vía MPIPG conectada vía MPI

CPCPU 1

S7-300

FM

MPI como K bus

CPCPU 2 FM

MPI como K bus

S7-300

OP conectado vía MPI

Interfase Multi-Punto (MPI)

PG 720

Equipos para Manejo y Visualización

S7-300 S7-400

OP5 /A2

OP15/C 2

OP45

OP35

OP25

OP3

PG/PC Dispositivosde Campo ET 200

PG/PCCampo de

Dispositivos

PG/PCTISTAROper. Switch

COROSLS-BS5/TI

S5/TI

S5/TI

CPFM

PPI

CPUS7-200

S7-300

PS CPUFM CP

S7-400

PG/PCTD/OP

TD/OPPG/PC S7-CPU

CP

Bus de comunicación Bus de comunicación

SINEC L2-FMS

SINEC L2-DP

SINEC H1

MPI

TD/OP

S7-200

Posibilidades de Gestión de Redes

SIMATIC S7-300 – Datos técnicos

Instrucciones /DatosMemoria de trabajoDirecc. libreED / SDEA / SATiempo elaboración/1 K inst. binariasMarcas ContadoresTemporizadores

CPU 314

8 K / -24 Kbyte no1024256 0,3 ms

2048 64 128

CPU 313

4 K / -12 Kbyteno 25664 0,6 ms

2048 64 128

CPU 315(CPU 315-DP)16 (21) K / -48 (64) Kbyte si10242560,3 ms

204864128(Interfase PROFIBUS-DP maestro/esclavopara 64 estaciones DP)

CPU 316-2DP

42 K / -128 Kbytesi1024 2560,3 ms

2048 64128 ( Interfase PROFIBUS-DP maestro/esclavo para 64 estaciones DP)

CPU 318-2

84 K / 256 Kbyte512 Kbytesi1024 2560,1 ms

8192 512512( Interfase PROFIBUS-DP(M/S)125 estaciones

DP;MPI utiliz.como DP (12 MBaud))

Elementos de la CPU

Gama de Módulos S7-300

PS:Entrada:120/230 V ~Salida:24 V =

- 2 A- 5 A- 10 A

IM:- IM360- IM361- IM365

SM:DI / DQ- 24 V =- 120/230 V ~- Relés

AI/AQ- Voltaje- Corriente- Resistencia- Elementos térmicos

FM:- Contaje- Posicionamiento- Control de buclecerrado

CP:- Punto-a-punto

- SINEC L2FMS/DP

PS = Power SupplyIM = Interface ModuleSM = Signal moduleFM = Function moduleCP = Communications processor

Montaje de Módulos S7-300

Disposición Mecánica

Disposición en un bastidor

• A la derecha de la CPU pueden enchufarse como máximo 8 módulos (SM, FM, CP).

• La cantidad de módulos (SM, FM, CP) enchufables está limitada por suconsumo de corriente tomado del bus posterior de S7-300

Reglas de Colocación enun Bastidor

Disposición Mecánica – Varios Bastidores

• El módulo de interconexión ocupa siempre el puesto (slot) 3 y debe encontrarse siempre a la izquierda del primer módulo de señales.

• En cada bastidor pueden enchufarse como máximo 8 módulos (SM, FM, CP).

• La cantidad de módulos (SM, FM, CP) enchufados está limitada por la toma de corriente admisible del bus posterior S7-300.

Reglas de Colocación enVarios Bastidores

Direccionamiento de Módulos S7-300

Asignación de direcciones orientada al slotLa asignación de direcciones por slot corresponde al direccionamiento por defecto, es decir,STEP 7 asigna a cada número de slot una dirección inicial de módulo prefijada.

Tipos de Direccionamiento

Asignación discrecional de direccionesEn la asignación libre de direcciones es posible atribuir a cada módulo una dirección cualquiera dentro del área de direccionamiento posible para la CPU.

Direccionamiento por Defecto – Orientado al Slot

En el direccionamiento orientado al slot (direccionamiento por defecto), cada número de slot lleva asignada una dirección inicial demódulo. Dependiendo del tipo de módulo, setrata de una dirección digital o analógica

Direccionamiento Orientado al Slot

Direccionamiento por Defecto – Imágenes del Proceso

Número del Puestode Enchufe

+Número del Canal

Módulo PeriféricoImágenes de

Proceso en el AGProgramade Mando

Dirección en la PII

Dirección en la PIQ

Dirección en unaInstrucción

Módulos AnalógicosMódulos Digitales

Dirección de ByteNúmero de puesto

de enchufeX.Y

Dirección de BitNúmero de canal

• Por cada puesto se reservan 8 canales (8 palabras, 16 bytes)

• Se conmuta la zona de direcciones del puesto de enchufe

• El margen de direcciones comienza byte 256(puesto 0, canal 0)

Direccionamiento - Módulos Digitales/Analógicos

Canal

AG

4 5 6 7 8 9 10 11Puesto deEnchufe

0123

256 258 260 262 264 266 268 270

272

286

288

302

304

318

320

334

336

350

352

366

368

382

PS567

4

Direccionamiento de Módulos

ACU1 Byte bajo

ACU1 Palabra baja

15

15

0

0

01234567Bit• Imagen del Proceso de Entradas (PII)

Byte 2

Byte 12

Byte 62Byte 63

A I 2.2

L IB 12

L IW 62

31 16

31 16

ACU1 Palabra baja

15 0

Byte 102Byte 103

L ID 102

31 16

Byte 104Byte 105

Palabra alta

Direccionamiento – Acceso a la PII

• Imagen del Proceso de Entradas (PII)

ACU1 Byte bajo

ACU1 Palabra baja

T QB 29

T QW 85

ACU1 Palabra baja

T QD 132

= Q 4.5

Palabra alta

Direccionamiento – Acceso a la PIQ

01234567Bit

Byte 4

Byte 12

Byte 62Byte 63

Byte 132Byte 133Byte 134Byte 135

15

15

0

0

31 16

31 16

15 031 16

Direccionamiento – Acceso Directo

A I x.xL IB xL IW x

PII

= Q x.xT QB xT QW x

PIQ

L PIB xL PIW xL PID x

T PQB xT PQW xT PDW x

Acceso vía Imagen Proceso Acceso Directo

Programa de Mando

Acceso vía Imagen Proceso Acceso Directo

Área de direc. Desig. Acceso al área Abrev. Máx. direcc. área

Imagen de proceso I/Q entrada / salida bit I / Q 0.0 a 65,535.7entrada / salida byte IB / QB 0 a 65,535entrada / salida palabra IW / QW 0 a 65,534entrada / salida doble palabra ID / QD 0 a 65,532

Marcas bit de marca M 0.0 a 255.7byte de marcas MB 0 a 255palabra de marcas MW 0 a 254doble palabra de marcas MD 0 a 252

I/Q externa entrada/salida byte I/Q, periferia PIB / PQB 0 a 65,535palabra I/Q, periferia PIW/PQW 0 a 65,534doble palabra I/Q, periferia PID/PQD 0 a 65,532

Direccionamiento posible con Step 7 (I)

Área de direc. Desig. Acceso al área Abrev. Máx. direcc. área

Temporizador Temporizador (T) T 0 a 255

Contador Contador (C) C 0 a 255

Módulo de dato Módulo de dato (DB) DB 1 a 65,532

Módulo de dato Abierto con AUF DB

Bit,byte,palabra,doble palabra DBX,DBBDBW,DBD

Abierto con AUF DIBit,byte,palabra,doble palabra DIX,DIB

DIW,DID

0 a 65,532

0 a 65,532

Direccionamiento posible con Step 7 (II)

REGLETAS DE ENTRADA:Para conexión del mundo exterior con el API

ADAPTADOR DE SEÑALES DE ENTRADA:Transforma las señales de entrada en señales de baja tensión, utilizables por el API

INDICADOR DE ESTADO:Presenta una información visual del estado de la entrada

AISLAMIEMTO ELECTRICO:Aíslan eléctricamente las señales de entrada de las señales utilizadaspor el procesador

INTERFACES ELECTRONICAS: Proporcionan acceso a alta velocidad

ENTRADAS:Suministran las señales de entrada al API

Entradas Digitales – Diagrama de bloques

REGLETAS DE SALIDA:Para conexión del API con el mundo exterior

CONVERTIDOR DE POTENCIA:Transforma las señales del procesador en señales de mayor potencia, para utilizarlas en el exterior

INDICADOR DE ESTADO:Presenta una información visual del estado de la salida

AISLAMIEMTO ELECTRICO:Aisla eléctricamente las señales utilizadas por el procesador de lasseñales de salida

INTERFACES ELECTRONICAS: Proporcionan salidas de alta velocidad

ACCIONADORES:Son los elementos gobernados por el API

MEMORIAS DE SEÑAL:Retienen las informaciones proporcionadas por las interfaces

Salidas Digitales – Diagrama de bloques