logica sincronica memoria

CELDA BASICA: MULTIVIBRADORES

SON CIRCUITOS LOGICOS DE DOS ESTADOS QUE UTILIZAN REALIMENTACION POSITIVA

M. BIESTABLE O FLIP-FLOP: PRESENTA DOS ESTADOS ESTABLES QUE PUEDEN MANTENERSE INDEFINIDAMENTE A MENOS QUE SE CAMBIEN EN FORMA PREDETERMINADA. CAPAZ DE ALMACENARUN BIT Y ES LA CELDA BASICA DE UNA MEMORIA

M. MONOESTABLE: PRESENTA UN ESTADO ESTABLE Y OTRO CUASI ESTABLE QUE ES TRANSITORIO POR NATURALEZA. TRABAJA CON UN PULSO DEENTRADA Y GENERA UN PULSO DE DURACION ESPECIFICA (CTE R-C)

M. ASTABLE: PRESENTA DOS ESTADOS CUASI ESTABLES, SE COMPORTA COMO OSCILADOR

CELDA BASICA FLIP-FLOP

LATCH

FLIP-FLOP R-S

FLIP-FLOP R-S CMOS CON CLOCK

CELDA BASICA MEMORIA SRAM

FLIP-FLOP D

MONOESTABLE

ASTABLE

MEMORIAS

ESTRUCTURA DE UNA MEMORIA

2M rows X 2N columns.

MEMORIA SERIE

Cada bit almacenado se transfiere en secuenciaa través de varias localidades entre el momento que se escribe y el momento en que la información esta disponible para lectura

Registros de desplazamientoCintas magnéticasMemorias de burbuja

MEMORIA RAM DINAMICA (DRAM)

GUARDAN LOS DATOS EN FORMA DE CARGA ELECTRICA EMPLEAN CELDA CAPACITIVAREQUIERE PROCESO DE REFRESCO PARA MANTENER INFORMACION (CADA 2 MS)

DRAM

MEMORIA RAM ESTATICA (SRAM)

MEMORIAS QUE NO REQUIREN OPERACIÓN DE REFRESCOLA CELDA BASICA ES MAS COMPLEJA (FLIP-FLOP)

CICLO DE LECTURA Y ESCRITURA

LECTURA

ESCRITURA

SRAM

Tiempo de acceso 100 ns

EJEMPLO SRAM

MEMORIA ROM

MEMORIA DE ACCESO ALEATORIA LA INFORMACION SE ENCUENTRA FIJA Y NO ES VOLATILLA INFORMACION ALMACENADA SE FIJA DURANTE EL PROCESO DE FABRICACION

MEMORIA PROM

MEMORIA QUE SE PUEDE PROGRAMAR DESPUES DE SU FABRICACIONEL PROCESO DE PROGRAMACION SE DENOMINA QUEMAY UNA VEZ REALIZADO YA NO SE PUEDE REPROGRAMAR

MEMORIA EPROM

LOS DATOS PROGRAMADOS SE PUEDEN BORRAR Y REPROGRAMARCON NUEVOS DATOS

LA INFORMACION SE BORRA CON EXPOSICION A LUZ ULTRAVIOLETASE REPROGRAMA EN FORMA ELECTRICA

EJEMPLO EPROM

DECODIFICADOR DE DIRECCION

A NOR address decoder in array form. One out of eight lines (row lines) is selected using a 3-bit address.

DECODOFICADOR

A column decoder realized by a combination of a NOR decoder and a pass-transistor multiplexer.

A tree column decoder. Note that the colored path shows the transistorsthat are conducting when A0 = 1, A1 = 0, and A2 = 1, the address that results in

connecting B5 to the data line

MOS ROM

A simple MOS ROM organized as 8 words ´ 4 bits.

CELDA EPROM

(a) Cross section and (b) circuit symbol of the floating-gate transistor used as an EPROM cell.

The floating-gate transistor during programming.