ADC0804

Conversor Analógico-Digital: 

Como el nombre nos lo indica convierte de Analógico(voz ó cualquier onda senoidal o cosenoidal) a Digital(Números Binarios). Dispone de 8bits de salida las cuales en: --Binario son 11111111. --Hexadecimal 0xFF. --Decimal es 255. --Octal 377. Obtiene datos a cada 100nanosegudos, contiene un reloj interno que su oscilación la provee el Circuito RC y también se puede adaptar un reloj exterior. En la patillas: --1 CS es la que habilita en chip si esta en alto(H) esta desactiva, si esta en bajo(L) esta desactiva. --2 RD si esta en bajo(L) da la orden de leer datos, si esta en alto(H) no lee datos. El voltaje máximo de Vcc son 6.5V. El Voltaje máximo de Vin entrada son 6V. 

Todas sus características las podemos encontrar en el datasheet ADC0804

3.0 PRUEBAS DE LA convertidor A / D Hay muchos grados de complejidad asociados con las pruebas un convertidor A / D. Una de las pruebas más simples consiste en aplicar una conocido tensión analógica de entrada al convertidor y el uso de LEDs a visualizar el código de salida digital resultante como se muestra en la Figura 9. Para la facilidad de las pruebas, el VREF / 2 (pin 9) debe ser suministrado con 2.560 VDC y una tensión de alimentación VCC de 5.12 VDC debe ser usado. Esto proporciona un valor de LSB 20 mV. Si un ajuste a escala completa debe ser hecho, una tensión de entrada analógica de 5.090 VDC (5.120-11/2 LSB) debe ser aplicado a la VIN (+) pin con el VIN (-) pin a tierra. El valor de la VREF / 2 voltaje de entrada debe ser ajustada hasta que lo digital código de salida sólo está cambiando desde 1111 a 1110 1111 1111. Este valor de VREF / 2 debe entonces ser utilizado para todas las pruebas. La pantalla LED de salida digital se puede decodificar dividiendo los 8 bits en 2 caracteres hexadecimales, el 4 más significativo (MS) y los 4 menos significativos (LS). La Tabla 1 muestra la fraccional equivalente binario de estos dos grupos de 4 bits. Mediante la adición de la voltajes obtenido de la columnas "VLS" en "VMS" y Tabla 1, el valor nominal de la pantalla digital (cuando VREF / 2 = 2.560V) se puede determinar. Por ejemplo, para una salida de la pantalla LED de 1011 0110 o B6 (en hexadecimal), la tensión Los valores de la tabla son 3.520 + 0.120 o 3.640 VDC. Estas valores de tensión representan las centrales valores de una perfecta A / D convertidor. Los efectos del error de cuantificación tienen que tenerse en cuenta en la interpretación de los resultados de la prueba

3.0 PRUEBAS DE LA convertidor A / D Hay muchos grados de complejidad asociados con las pruebas un convertidor A / D. Una de las pruebas más simples consiste en aplicar una conocido tensión analógica de entrada al convertidor y el uso de LEDs a visualizar el código de salida digital resultante como se muestra en la Figura 9. Para la facilidad de las pruebas, el VREF / 2 (pin 9) debe ser suministrado con 2.560 VDC y una tensión de alimentación VCC de 5.12 VDC debe ser usado. Esto proporciona un valor de LSB 20 mV. Si un ajuste a escala completa debe ser hecho, una tensión de entrada analógica de 5.090 VDC (5.120-11/2 LSB) debe ser aplicado a la VIN (+) pin con el VIN (-) pin a tierra. El valor de la VREF / 2 voltaje de entrada debe ser ajustada hasta que lo digital código de salida sólo está cambiando desde 1111 a 1110 1111 1111. Este valor de VREF / 2 debe entonces ser utilizado para todas las pruebas. La pantalla LED de salida digital se puede decodificar dividiendo los 8 bits en 2 caracteres hexadecimales, el 4 más significativo (MS) y los 4 menos significativos (LS). La Tabla 1 muestra la fraccional equivalente binario de estos dos grupos de 4 bits. Mediante la adición de la voltajes obtenido de la columnas "VLS" en "VMS" y Tabla 1, el valor nominal de la pantalla digital (cuando VREF / 2 = 2.560V) se puede determinar. Por ejemplo, para una salida de la pantalla LED de 1011 0110 o B6 (en hexadecimal), la tensión Los valores de la tabla son 3.520 + 0.120 o 3.640 VDC. Estas valores de tensión representan las centrales valores de una perfecta A / D convertidor. Los efectos del error de cuantificación tienen que tenerse en cuenta en la interpretación de los resultados de la prueba