121แผนการสอนทฤษฎี การสอนครั้งที่ 8วิชา ไมโครโปรเซสเซอร จํานวนคาบ 3 คาบชื่อหนวย การเชื่อมประสานอินพุต/เอาตพุต บทเรียนที่ 5.3

จุดประสงคการสอน5.3 ออกแบบวงจรเชื่อมประสานสวิตชและไดโอดปลอยแสง 5.3.1 อธิบายแผนภาพเวลาการเขียนขอมูลกับเอาตพุตของไมโครโปรเซสเซอร Z80 5.3.2 อธิบายแผนภาพเวลาการอานขอมูลกับอินพุตของไมโครโปรเซสเซอร Z80 5.3.3 อธิบายลักษณะแผนที่อินพุต/เอาตพุต 5.3.4 ออกแบบวงจรถอดรหัสตําแหนงอินพุต/เอาตพุต 5.3.5 ออกแบบวงจรสรางสัญญาณควบคุมการอาน/การเขียนกับอินพุต/เอาตพุต 5.3.6 เขียนรูปวงจรการเชื่อมประสานสวิตชและไดโอดปลอยแสง

122

เนื้อหา5.3 การเชื่อมประสานสวิตชและไดโอดปลอยแสง สวิตชและไดโอดปลอยแสงเปนตัวอยางของอุปกรณภายนอกที่นํามาเชื่อมประสานเขากับไมโครโปรเซสเซอรในบทเรียนนี้ การเชื่อมประสานอุปกรณภายนอกเขากับไมโครโปรเซสเซอรตองเชื่อมประสานผานทางเขาออก ซึ่งทางเขาออกจะทําหนาที่เปนชองทางในการนําขอมูลเขาและออกโดยที่ทางเขาหรือทางออกจะมีตําแหนงที่อยูที่แนนอนสําหรับใหไมโครโปรเซสเซอรอางอิงถึงเพื่อติดตอรับสงขอมูลกับอุปกรณภายนอก ข้ันตอนในการอาน/เขียนขอมูลกับอินพุต/เอาตพุตของไมโครโปรเซสเซอร Z80 สามารถดูแผนภาพเวลาในรูปที่ 5.7 และ รูปที่ 5.8 ประกอบคําอธิบายดังนี้

รูปที่ 5.7 แผนภาพเวลาการเขียนขอมูลกับเอาตพุตของไมโครโปรเซสเซอร Z80

จากแผนภาพเวลาการเขียนขอมูลกับเอาตพุตของไมโครโปรเซสเซอร Z80 ในรูปที่ 5.7สามารถอธิบายโดยสรุปเปนขั้นตอนไดดังนี้ 1) เร่ิมตนโดยไมโครโปรเซสเซอรทําการกําหนดตําแหนงที่อยูของทางออกที่ตองการเขียนขอมูลลงไปยังบัสกําหนดตําแหนงที่อยู ซึ่งประกอบดวยขาสัญญาณ A0 – A7 เพื่อสงไปยังตัวถอดรหัสตําแหนงที่อยูทางเขาออกในชวงเวลาขอบขาขึ้นของสัญญาณนาฬิกาลูกที่ 1

CLK

A0 - A7

IORQWR

ตําแหนงที่อยูทางเขาออก

T1 T2 T3Tw*

ขอมูลออกD0 - D7

123

2) ที่ขอบขาลงของสัญญาณนาฬิกาลูกที่ 1 ไมโครโปรเซสเซอรจะทําการสงขอมูลที่ตองการเขียนไปยังทางออกเพื่อสงตอไปยังอุปกรณภายนอก โดยการสงผานบัสขอมูล ซึ่งประกอบดวยขาสัญญาณD0 – D7

3) ที่ขอบขาขึ้นของสัญญาณนาฬิกาลูกที่ 2 ไมโครโปรเซสเซอรจะทําใหขาสัญญาณ IORQ และWR แอกทีฟ เปนการบอกใหทราบวาตองการติดตอกับเอาตพุตเพื่อทําการเขียนขอมูล ที่ขอบขาลงของสัญญาณนาฬิกาลูกที่ 2 ไมโครโปรเซสเซอรจะไมตรวจสอบสัญญาณที่ขาสัญญาณWAIT

เหมือนการอาน/เขียนขอมูลกับหนวยความจํา เพราะการอาน/เขียนขอมูลกับอินพุต/เอาตพุตนั้นไมโครโปรเซสเซอรทําใหขาสัญญาณ IORQ แอกทีฟที่ขอบขาข้ึนของสัญญาณนาฬิกาลูกนี้ เปนผลใหอุปกรณภายนอกไมสามารถสรางสัญญาณสงกลับมาที่ขาสัญญาณ WAIT ไดทัน ดังนั้นไมโครโปรเซสเซอรจึงตองสรางสัญญาณนาฬิกาลูกพิเศษคือ TW* ข้ึนมา 1 ลูก และเมื่อถึงขอบขาลงของสัญญาณนาฬิกาลูกนี้ ไมโครโปรเซสเซอรจะทําการตรวจสอบสัญญาณที่ขาสัญญาณ WAIT วามีตรรกะเปนอะไร ถามีตรรกะเปน 1 ก็จะปฏิบัติในขั้นตอนตอไป แตถาพบวาเปนตรรกะ 0 ไมโครโปรเซสเซอรจะสรางสัญญาณนาฬิกาพิเศษขึ้นอีก 1 ลูก สัญญาณอื่นๆจะคงที่ไป และเมื่อถึงขอบขาลงของสัญญาณนาฬิกาพิเศษนั้น ไมโครโปรเซสเซอรก็จะทําการตรวจสอบสัญญาณที่ขาสัญญาณWAIT อีกครั้ง 4) ที่ขอบขาลงของสัญญาณนาฬิกาลูกที่ 3 ไมโครโปรเซสเซอรจะทําใหสัญญาณที่ขาสัญญาณIORQ และ WR ไมแอกทีฟ เปนการสิ้นสุดขั้นตอนในการเขียนขอมูลกับเอาตพุต จากแผนภาพเวลาการอานขอมูลกับอินพุตของไมโครโปรเซสเซอร Z80 ในรูปที่ 5.8สามารถอธิบายโดยสรุปเปนขั้นตอนไดดังนี้ 1) เร่ิมตนโดยไมโครโปรเซสเซอรทําการกําหนดตําแหนงที่อยูของทางเขาที่ตองการอานขอมูลลงไปยังบัสกําหนดตําแหนงที่อยู เพื่อสงไปยังตัวถอดรหัสตําแหนงที่อยูทางเขาออกในชวงเวลาขอบขาขึ้นของสัญญาณนาฬิกาลูกที่ 1 2) ที่ขอบขาขึ้นของสัญญาณนาฬิกาลูกที่ 2 ไมโครโปรเซสเซอรจะทําใหขาสัญญาณ IORQ และRD แอกทีฟ เปนการบอกใหทราบวาตองการติดตอกับอินพุตเพื่อทําการอานขอมูล 3) ไมโครโปรเซสเซอรสรางสัญญาณนาฬิกาลูกพิเศษคือ TW* ข้ึนมา 1 ลูก และเมื่อถึงขอบขาลงของสัญญาณนาฬิกาลูกนี้ ไมโครโปรเซสเซอรจะทําการตรวจสอบสัญญาณที่ขาสัญญาณ WAIT วามีตรรกะเปนอะไร ถามีตรรกะเปน 1 ก็จะปฏิบัติในขั้นตอนตอไป แตถาพบวาเปนตรรกะ 0

124

ไมโครโปรเซสเซอรจะสรางสัญญาณนาฬิกาพิเศษขึ้นอีก 1 ลูก สัญญาณอื่นๆจะคงที่ไป และเมื่อถึงขอบขาลงของสัญญาณนาฬิกาพิเศษนั้น ไมโครโปรเซสเซอรก็จะทําการตรวจสอบสัญญาณที่ขาสัญญาณWAIT อีกครั้ง 4) ที่ขอบขาลงของสัญญาณนาฬิกาลูกที่ 3 ไมโครโปรเซสเซอรจะทําการอานขอมูลจากบัสขอมูลไปเก็บยังรีจิสเตอรภายใน ซึ่งขอมูลที่ปรากฏบนบัสขอมูลเปนขอมูลไดจากอุปกรณภายนอกสงมาเมื่ออานขอมูลเรียบรอยแลวขาสัญญาณ IORQ และ RD จะถูกทําใหไมแอกทีฟ เปนการสิ้นสุดขั้นตอนในการอานขอมูลกับอินพุต

รูปที่ 5.8 แผนภาพเวลาการอานขอมูลกับอินพุตของไมโครโปรเซสเซอร Z80

ในระบบไมโครคอมพิวเตอรที่มีการเชื่อมประสานไมโครโปรเซสเซอรกับอินพุต/เอาตพุตแบบอินพุต/เอาตพุตแยกโดดเดี่ยว ในระบบจะประกอบดวยแผนที่ 2 อยาง คือ แผนที่หนวยความจําและแผนที่อินพุต/เอาตพุต หนาที่ของแผนที่อินพุต/เอาตพุต ใชสําหรับบอกใหทราบวาในระบบไมโครคอมพิวเตอรนั้นมีชิปทาํหนาที่ทางเขาออกอยูกี่ตัว มีตําแหนงที่อยูซึ่งไมโครโปรเซสเซอรใชอางถึงชิปตัวนั้นๆคือตําแหนงเทาใด จากรูปที่ 5.9 แสดงตัวอยางของแผนที่อินพุต/เอาตพุตของระบบไมโครคอมพิวเตอรที่มีไมโครโปรเซสเซอร Z80 ทําหนาที่เปนหนวยประมวลผลกลาง

CLK

A0 - A7

IORQRD

ตําแหนงที่อยูทางเขาออก

T1 T2 T3Tw*

ขอมูลเขาD0 - D7

125

รูปที่ 5.9 ตัวอยางแผนที่อินพุต/เอาตพุต

การออกแบบตัวถอดรหัสตําแหนงที่อยูทางเขาออก ทําการออกแบบโดยพิจารณาจากแผนที่อินพุต/เอาตพุตของระบบ การออกแบบเริ่มจากการนําแผนที่อินพุต/เอาตพุตไปเขียนเปนตารางตรรกะของขาสัญญาณกําหนดตําแหนงที่อยูดังแสดงในตารางที่ 5.1 ไมโครโปรเซสเซอร Z80 ใชขาสัญญาณ A0 – A7 เปนขาสัญญาณกําหนดตําแหนงที่อยูทางเขาออกเมื่อไมโครโปรเซสเซอรเชื่อมประสานกับอินพุต/เอาตพุตในแบบอินพุต/เอาตพุตแยกโดดเดี่ยว ขาสัญญาณตําแหนงที่อยู A4 – A6

จะนํามาทําการถอดรหัสเพื่อสรางสัญญาณเลือกชิปทําหนาที่ทางเขาออกใหทํางาน ดังแสดงวงจรถอดรหัสตําแหนงที่อยูทางเขาออก(Input/output port address decoder)ที่ทําการออกแบบไดดังในรูปที่ 5.10 เมื่อไมโครโปรเซสเซอรทําการติดตอกับทางออกตําแหนงที่อยู 00H - 0FH ที่ขาสัญญาณ A4 ถึง A6 จะมีตรรกะเปน 0 เปนผลใหขาสัญญาณ Y0 ของตัวถอดรหัสมีตรรกะเปน 0 ซึ่งสัญญาณนี้จะนําไปตอยังขาสัญญาณเลือกชิปทําหนาที่ทางออกใหทํางาน และเมื่อไมโครโปรเซสเซอรติดตอกับทางเขาตําแหนงที่อยู 10H – 1FH ที่ขาสัญญาณ A4 มีตรรกะเปน 1 A5 และ A6 มีตรรกะเปน 0 เปนผลใหเปนผลใหขาสัญญาณ Y1 ของตัวถอดรหัสมีตรรกะเปน 0 ซึ่งสัญญาณนี้จะนําไปตอยังขาสัญญาณเลือกชิปทําหนาที่ทางเขาใหทํางานตอไป ต้ังแตชวงตําแหนงที่อยู 20H – FFHเปนตําแหนงที่ไมใชงาน ดังนั้นที่ Y0 หรือ Y1 จะตองไมแอกทีฟเพื่อไมใหชิปทางเขาออกตัวใดทํางาน

ทางออก

ทางเขา

ไมถูกใชงาน

00H

10H

FFH20H

126

ตารางที่ 5.1 ตารางตรรกะที่ขาสัญญาณกําหนดตําแหนงที่อยูของไมโครโปรเซสเซอร Z80

A7 A6 A5 A4 A3 A2 A1 A0 ตําแหนงที่อยู0 0 0 0 0 0 0 0 00H ทางออก

ทางเขา

ไมถูกใชงาน

หมายเหตุ

0 0 0 1 0 0 0 0 10H

0

1

0

1

1

1

0

1

0

1

0

1

0

1

0

1

20H

FFH

+5V

รูปที่ 5.10 วงจรถอดรหัสตําแหนงที่อยูทางเขาออก

CBA

Y0Y1Y2Y3Y4Y5Y6Y7

G1

VCC

GND

G2AG2B

A6A5A4

+5V

00H - 0FHจากบัสตําแหนงที่อยูไมโครโปรเซสเซอร Z80

เลือกชิปทําหนาที่ทางออกเลือกชิปทําหนาที่ทางออก 10H - 1FH

127

การสรางสัญญาณควบคุมการอาน/เขียนกับอินพุต/เอาตพุต สามารถทําไดโดยการนําสัญญาณ IORQ กับ RD มาผานออรเกตเปนสัญญาณควบคุมการอานขอมูลกับอินพุต/เอาตพุต(Input/output read control : IORD ) และ นําสัญญาณ IORQ กับ WR มาผานเกตแบบออรเปนสัญญาณควบคุมการเขียนขอมูลกับอินพุต/เอาตพุต(Input/output write control : IOWR )สัญญาณ IORD จะแอกทีฟเปนตรรกะ 0 เมื่อ สัญญาณที่ขา IORQ และ RD แอกทีฟเปนตรรกะ0 ทั้งคู และสัญญาณ IOWR จะแอกทีฟเปนตรรกะ 0 เมื่อ สัญญาณที่ขา IORQ และ WR

แอกทีฟเปนตรรกะ 0 ทั้งคูเชนกัน ดังแสดงวงจรสรางสัญญาณควบคุมการอาน/เขียนขอมูลกับอินพุต/เอาตพุตในรูปที่ 5.11

รูปที่ 5.11 วงจรสรางสัญญาณควบคุมการอาน/เขียนขอมูลกับอินพุต/เอาตพุต

ชิปสําหรับทําหนาที่ทางเขาออกมี 2 ลักษณะคือ ชิปทางเขาออกพื้นฐาน และชิปทางเขาออกที่สามารถโปรแกรมได การเลือกชิปทางเขาออกพื้นจะพิจารณาเลือกจากคุณสมบัติของชิปโดยดูจากตารางความจริงในการทํางานของชิปนั้น โดยพิจารณาดังนี้คือ ชปิทางเขาจะเลือกชิปที่สามารถทําใหเอาตพุตเปนสถานะอิมพีแดนซสูงไดในขณะชิปไมถูกเลือกใหทํางานเพื่อไมใหขอมูลจากชิปทางเขาถูกถายลงบนบัสขอมูล สวนชิปทางออกจะเลือกชิปที่สามารถแลตชขอมูลเดิมกอนหนาที่ชิปจะถูกส่ังหามทํางานเก็บไวได เพื่อใหอุปกรณภายนอกนําขอมูลไปใชไดภายหลังจากที่ชิปถูกสั่งหามทํางาน

RD

WR

IORQ

IORD

IOWR

128

ในบทเรียนนี้จะนําเสนอชิปทางเขาออกพื้นฐานเพื่อเชื่อมประสานระหวางไมโครโปรเซสเซอรกับสวิตชและไดโอดปลอยแสง โดยเลือกชิปเบอร 74LS373 ที่ภายในประกอบดวย ดี ฟลิปฟลอป(D flip flop)8 ตัวทําหนาที่เปนทางออกและเลือกชิปเบอร 74LS244 ที่ภายในประกอบดวยบัฟเฟอร 8 ตัว ทําหนาที่เปนทางเขา ตารางความจริงการทํางานของชิปและขาสัญญาณของชิปทั้ง 2 เบอรดังแสดงในรูปที่5.12 และ รูปที่ 5.13

สสสสม7เป

+5V

รูปที่ 5.12 ขาสัญญาณและตารางความจริงการทํางานของชิปเบอร 74LS373

จากรูปที่ 5.12 ขาสัญญาณ D0 – D7 เปนขาสัญญาณอินพุต ขาสัญญาณ Q0 – Q7 เปนขาัญญาณเอาตพุต ขาสัญญาณ LE แอกทีฟที่ตรรกะ 1 และ OE แอกทีฟที่ตรรกะ 0 ทั้ง 2 ขาัญญาณทําหนาที่ควบคุมการทํางานของชิป เมื่อขา LE และ OE มีตรรกะเปน 1 ตรรกะที่ขาัญญาณ Q จะเปลี่ยนแปลงตามขาสัญญาณ D เมื่อขา LE และ OE มีตรรกะเปน 0 ที่ขาัญญาณ Q จะแลตชขอมูลไว และเมื่อ เมื่อขาสัญญาณ OE มีตรรกะเปน 1 ที่ขาสัญญาณ Q จะีสถานะอิมพีแดนซสูง ไมวาที่ขาสัญญาณ D และ LE จะมีตรรกะเปนอะไร ในการใชงานชิปเบอร4LS373 ทําหนาที่ทางออก จะใชกรณีทํางาน 2 กรณีคือ กรณีที่ขาสัญญาณ LE และ OE มีตรรกะน 1 และกรณีที่ 2 คือ ที่ขาสัญญาณ LE และ OE มีตรรกะเปน 0

D0D1D2D3D4D5D6D7

74LS37

3

OE

VCC

GNDQ0Q1Q2Q3Q4Q5Q6Q7

LE

LEควบคุม ขอมูล

D

อินพุตเอาตพุต

OE Q

อิมพีแดนซสูง (Z)แลตชขอมูล (Q0)

10

0 1 10 1 00 0 X1 X X

129

จากรูปที่ 5.13 ขาสัญญาณ 1A1 – 1A4 และ 2A1 – 2A4 เปนขาสัญญาณอินพุต ขาสัญญาณ 1Y1 –1Y4 และ 2Y1 – 2Y4 เปนขาสัญญาณเอาตพุต ขาสัญญาณ G1 แอกทีฟที่ตรรกะ 0 และ G2 แอกทีฟที่ตรรกะ 0 ทั้ง 2 ขาสัญญาณทําหนาที่ควบคุมการทํางานของชิป เมื่อขา G1 และ G2 มีตรรกะเปน 0 ตรรกะที่ขาสัญญาณเอาตพุตจะเปลี่ยนแปลงตามขาสัญญาณอินพุต แตเมื่อขา G1 และ

G2 มีตรรกะเปน 1 ที่ขาสัญญาณเอาตพุตจะมีสถานะอิมพีแดนซสูง ไมวาที่ขาสัญญาณอินพุตจะมีตรรกะเปนอะไร

รูปที่ 5.13 ขาสัญญาณและตารางความจริงการทํางานของชิปเบอร 74LS244

เมื่อทําการออกแบบวงจรถอดรหัสตําแหนงที่อยูทางเขาออกและวงจรสรางสัญญาณควบคุมการอานการเขียนกับอินพุต/เอาตพุตเรียบรอยแลว ข้ันตอนตอไปเปนการเขียนวงจรเชื่อมประสานไมโครโปรเซสเซอร Z80 กับสวิตชและไดโอดปลอยแสงใหเปนวงจรที่สมบูรณ โดยใชชิปเบอร74LS373 ทําหนาที่ทางออกและชิปเบอร 74LS244 ทําหนาที่ทางเขา ดังแสดงวงจรเชื่อมประสานที่สมบูรณในรูปที่ 5.14 จากวงจรจะสังเกตวาสัญญาณเลือกชิปทางออกใหทํางานจากวงจรถอดรหัสตําแหนงที่อยูทางเขาออกที่ขาสัญญาณ Y0 ตองนํามาผานเกตแบบน็อต(NOT gate)

1A11A21A31A42A12A22A32A4

74LS24

4

1G

VCC

GND

+5V

1Y11Y21Y31Y42Y12Y22Y32Y42G

ควบคุม ขอมูลA

อินพุตเอาตพุต

และ1G 2G Y

อิมพีแดนซสูง (Z)

10

0 10 0

X1

130

เพราะขาสัญญาณ LE แอกทีฟตรรกะ 1 และเนื่องดวยชิปเบอร 74LS244 ไมมีขาสัญญาณควบคุมการอานดังนั้นจึงนําสัญญาณควบคุมการอานกับอินพุต/เอาตพุตมาทําการออรกับสัญญาณจากขาสัญญาณเลือกชิปทางเขาใหทํางานจากวงจรถอดตําแหนงที่อยูทางเขาออกที่ขาสัญญาณ Y1

ในกรณีที่ตองการนําสัญญาณ RD และ WR ไปตอควบคุมทางเขาออกโดยตรงโดยไมตองสรางสัญญาณ IORD และ IOWR สามารถกระทําไดแตตองนําสัญญาณ IORQ ไปตอกับขาสัญญาณ G2A และ G2B เพื่อควบคุมใหตัวถอดรหัสทํางานเฉพาะเมื่อไมโครโปรเซสเซอรตองการติดตอกับอินพุต/เอาตพุตเทานั้นแทน ดังนั้นเมื่อไมโครโปรเซสเซอรไมตองการติดตอกับอินพุต/เอาตพุตสัญญาณ IORQ จะไมแอกทีฟเปนผลใหตัวถอดรหัสตําแหนงที่ทางเขาออกไมทํางานที่ขาสัญญาณ Y0 – Y7 จะไมแอกทีฟและทางเขาออกก็ไมแอกทีฟ ดังนั้นถึงมีสัญญาณ WR หรือ RD มาที่ทางเขาออกก็ไมมีผลอะไรกับทางเขาออก

+5V+5V

รูปที่ 5.14 วงจรเชื่อมประสานสวิตชและไดโอดปลอยแสง

1A11A21A31A42A12A22A32A4

74LS24

4

1G

VCC

GND

+5V

1Y11Y21Y31Y42Y12Y22Y32Y42G

D0D1D2D3D4D5D6D7

74LS37

3

OE

VCC

GNDQ0Q1Q2Q3Q4Q5Q6Q7

LE

+5V

D0D1D2D3D4D5D6D7

บัสขอ

มูลขอ

งไมโคร

โปรเซส

เซอร Z

80

IOWR

IORD

ขาสัญญาณ Y0 ขาสัญญาณ Y1

จากตัวถอดรหัสตําแหนงที่อยูทางเขาออก

131

แบบฝกหัด 1.จากแผนภาพเวลาการอานขอมูลกับอินพุตของไมโครโปรเซสเซอร เพราะเหตุใดไมโครโปรเซสเซอรจึงตองสรางสัญญาณนาฬิกาลูกพิเศษ TW* ข้ึนมา 2.แผนที่อินพุต/เอาตพุตคืออะไร 3.จงอธิบายวิธีการสรางและการทํางานของวงจรสรางสัญญาณควบคุมการอาน/เขียนขอมูลกับอินพุต/เอาตพุต 4.จงบอกวิธีพิจารณาการเลือกชิปมาทําหนาที่ทางเขาออกพื้นฐาน 5.จงออกแบบวงจรถอดรหัสตําแหนงที่อยูทางเขาออกจากแผนที่อินพุต/เอาตพุตขางลางพรอมเขียนวงจรเชื่อมประสานระหวางไมโครโปรเซสเซอรกับสวิตชและไดโอดปลอยแสงใหสมบูรณ กําหนดใหใชชิปเบอร 74LS373 ทําหนาที่ทางออกและใชชิปเบอร 74LS244 ทําหนาที่ทางเขา

แผนที่อินพุต/เอาตพุต

วิธีการสอนและกิจกรรม 1.สอนโดยวิธีการบรรยายโดยใชกระดานและแผนโปรงใส 2.ใหนักศึกษามีสวนรวมในการเรียนการสอนโดยใชวิธีแบบถามตอบ

ทางเขา

ทางออกไมถูกใชงาน

00H

10H

FFH

20H

ไมถูกใชงาน

30H

132

สื่อการสอน 1.แผนโปรงใสประกอบการสอนครั้งที่ 8 จํานวน 10 แผน 2.หนังสืออางอิง หมายเลข [2],[3],[4],[5],[6],[8] และ [10] 3.เอกสารประกอบการสอนครั้งที่ 8 จํานวน 9 แผน

งานที่มอบหมาย 1.ใหนักศึกษาศึกษาคนควาเพิ่มเติม 2.ใหนักศึกษาทําแบบฝกหัดสงในสัปดาหตอไป

การวัดผล 1.สังเกตจากพฤติกรรม ความรวมมือ ความสนใจ และบรรยากาศในหองเรียน 2.ถาม – ตอบ

133