把二进制码按一定规律编排，使每组代码具有一特定的含义， 称为编码。...
DESCRIPTION
3.4 编码器和译码器. 3.4.1 编码器. 把二进制码按一定规律编排，使每组代码具有一特定的含义， 称为编码。 具有编码功能的逻辑电路称为编码器。. n 位二进制代码有 2 n 种组合，可以表示 2 n 个信息。. 要表示 N 个信息所需的二进制代码应满足 2 n N. 例：设计一个键控 8421BCD 码编码器。. 解： （ 1 ）列出真值表：. 1 1 1 1 1 1 1 1 1 0. 0 0 0 0. - PowerPoint PPT PresentationTRANSCRIPT
把二进制码按一定规律编排，使每组代码具有把二进制码按一定规律编排，使每组代码具有一特定的含义，一特定的含义，称为编码。称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示要表示 NN 个信息所需的二进制代码应满足 个信息所需的二进制代码应满足 22nn N N
3.4 编码器和译码器3.4.1 编码器
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
A B C D
4
1kΩ×10
3
CC
1
2
V
0
例：设计一个键控 8421BCD 码编码器。
（ 2 ）由真值表写出各输出的逻辑表达式为：98 SSA
7654 SSSSB
解：（ 1 ）列出真值表：输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D
98 SS
7654 SSSS
1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1 1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1
76327632 SSSSSSSSC
98SSA
7654 SSSSB
7632 SSSSC
重新整理得：
（ 3 ）由表达式画出逻辑图：
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
4
1kΩ×10
3
CC
1
2
V
0&
A B
&
C
&
D
&
0
1 10 0
97531 SSSSSD
97531 SSSSSD
（ 4 ）增加控制使能标志 GS ：
S
S
S
S
S
S
S
S
S
S
6
V&
C GS
CC
&
7
1
0
&
A
&
3
5
1kΩ×10
D
4
9
B
&
8
≥1
2
输 入 输 出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS
1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1
0SDCBAGS
从上面例子不难看出，编码电路实质上就是实现用二进制表示信息和符号的电路，编码器按功能可分为二—十进制编码器，二进制编码器等；按信号有无权限级别又分为普通编码器和优先编码器。
同时按下两个键怎么办？
1. 1. 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。
22nn 个个 nn 位位编码器高高低低电电平平信信号号
二二进进制制代代码码
(1) (1) 分析要求：分析要求：输入有输入有 88 个信号，个信号，即 即 N=8N=8 ，根据 ，根据 22nn N N 的关系，的关系，即 即 nn=3=3 ，即输出为二位二进制代码。，即输出为二位二进制代码。
例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1) (1) 将 将 II00 、、 II11 、…、… II7 7 88 个信号编成二进制代码。个信号编成二进制代码。(2) (2) 编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3) (3) 设输入信号高电平有效。设输入信号高电平有效。 普通编码器
II00 II11 II22 II33 II44 II55 II66 II77 YY22 YY11 YY00１１ ００ ００ ００ ００ ００ ００ ００ ００ ００ ００００ １１ ００ ００ ００ ００ ００ ００ ００ ００ １１００ ００ １１ ００ ００ ００ ００ ００ ００ １１ ００００ ００ ００ １１ ００ ００ ００ ００ ００ １１ １１００ ００ ００ ００ １１ ００ ００ ００ １１ ００ ００００ ００ ００ ００ ００ １１ ００ ００ １１ ００ １１００ ００ ００ ００ ００ ００ １１ ００ １１ １１ ００００ ００ ００ ００ ００ ００ ００ １１ １１ １１ １１
任何时刻只允许输入一个编码请求
表达式、电路图？
其它输入取值组合不允许出现，为约束项。
(2) (2) 列编码表：列编码表：
Y2 = I4 + I5 + I6 +I7
= I4 I5 I6 I7. . .
= I4+ I5+ I6+ I7
Y1 = I2+I3+I6+I7
= I2 I3 I6 I7.
. .= I2 + I3 + I6+ I7
Y0 = I1+ I3+ I5+ I7
= I1 I3 I5 I7. . .
= I1 + I3+ I5 + I7
由真值表写出逻辑式并转换成“与非”式得到：由真值表写出逻辑式并转换成“与非”式得到：
(3) (3) 画出逻辑图画出逻辑图
当有当有两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信级别高的信号进行编码，而对其它优先级别低的信号不予理睬。号不予理睬。
2. 2. 优先编码器优先编码器
优先级别的高低优先级别的高低由设计者根据输入信号的轻重由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。缓急情况而定。如根据病情而设定优先权。
• 集成优先编码器举例 —— 74148 （ 8 线 -3 线） 注意：该电路为反码输出。 EI 为使能输入端
( 低电平有效 ) ， EO 为使能输出端 ( 高电平有效 ) ， GS 为优先编码工作标志 ( 低电平有效 ) 。
表表 4.3.3 74LS1484.3.3 74LS148 电路的功能表电路的功能表
GG11,G,G22,G,G33 组成组成控制电路。控制电路。
选通输入端选通输入端00 11
编码器正编码器正常工作常工作
11 00
均为均为““ 11””
YYEXEX=0=0 表示“表示“电电路工作，而且路工作，而且有编码输入有编码输入”。”。
YYSS=0=0 表示“表示“电电路工作，但无编路工作，但无编码输入码输入”。”。
74LS14874LS148 的逻辑功能描述：的逻辑功能描述： (1) (1) 编码输入端：逻辑符号输入端 上面均有编码输入端：逻辑符号输入端 上面均有
““ －－”号，这表示编码”号，这表示编码输入低电平有效输入低电平有效。 。 I0~I7
优先权最高
低电平有效允许编码，允许编码，但无有效编但无有效编码请求码请求
(2) (2) 编码输出端 ：从功能表可以编码输出端 ：从功能表可以看出，看出， 74LS14874LS148 编码器的编码编码器的编码输出是反码输出是反码。。
Y2 、 Y1、 Y0
（（ 33 ） 选通输入端：只有在 ） 选通输入端：只有在 = 0= 0 时，编码器才处时，编码器才处于于工作状态工作状态；而在 ；而在 = 1= 1 时，编码器处于时，编码器处于禁止状态禁止状态，，所有输出端均被封锁为高电平。所有输出端均被封锁为高电平。
SSSS
禁止禁止状态状态工作工作状态状态
允许编码，允许编码，但无有效但无有效编码请求编码请求
（（ 44 ）选通输出端）选通输出端 YYSS 和扩展输出端和扩展输出端 YYEXEX ：为扩：为扩展编码器功能而设置。展编码器功能而设置。
正在优正在优先编码先编码
返回
74LS148 优先编码器管脚图
编码器的应用
例： 例： 试用两片试用两片 74LS14874LS148 接成接成 1616 线－线－ 44 线优先编线优先编码器，将码器，将 AA00 ～～ AA1515 1616 个低电平个低电平输入信号输入信号编为编为 00000000 ～～ 11111111 1616 个个 44 位二进制代码位二进制代码。其中。其中 AA1515 的优先权的优先权最高，最高， AA00 的优先权最低。的优先权最低。解：解：由于由于 11 片片 74LS14874LS148 只有只有 88 个个编码输入端，所以编码输入端，所以
需要需要 22 片片 74LS14874LS148 才能对才能对 1616 个输入信号个输入信号进行进行编码。编码。
1. 扩展应用
74LS148(1) 74LS148(2)
图 4.3.5 用 74LS148 接成的 16 线— 4 线优先编码器 优先权最高
编码输出的最高位
(1) 片无有效编码请求时才允许 (2) 片编码00
编码输出为原码
00
11
1 0 01 0 0 1 1 11 1 1
0 1 10 1 1
11
对照
74LS148(1) 74LS148(2)
若全为若全为 11
00 00
11 1 1 11 1 1
00
00
0 1 00 1 0
1 0 11 0 1
对照
2 ．组成 8421BCD 编码器
如何利用 148 芯片和门电路实现 8421BCD 编码？
7
2
I 0I
1A
6I 5I 4 II 3 I
0
I
74148
A
EI EO
GS
2 1
A
I I457 I 16 2 III 03 II
11
I9 8I
Y 0Y 1Y 2Y 3
&
&
G G G
G
1 2 3
4
0
1
1
1 1 1
0 0 1
7
2
I 0I
1A
6I 5I 4 II 3 I
0
I
74148
A
EI EO
GS
2 1
A
I I457 I 16 2 III 03 II
11
I9 8I
Y 0Y 1Y 2Y 3
&
&
G G G
G
1 2 3
4
1
1
1
1 1 1
0 0 0
0
7
2
I 0I
1A
6I 5I 4 II 3 I
0
I
74148
A
EI EO
GS
2 1
A
I I457 I 16 2 III 03 II
11
I9 8I
Y 0Y 1Y 2Y 3
&
&
G G G
G
1 2 3
4
1
0
0
1 1 1
0 0 0
1 0其它全 1
• 二—十进制优先编码器 74147 74LS14774LS147 的功能表的功能表
I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0
1 1 1 1 1 1 1 1 1 1 1 1 1x x x x x x x x 0 0 1 1 0x x x x x x x 0 1 0 1 1 1x x x x x x 0 1 1 1 0 0 0x x x x x 0 1 1 1 1 0 0 1x x x x 0 1 1 1 1 1 0 1 0x x x 0 1 1 1 1 1 1 0 1 1x x 0 1 1 1 1 1 1 1 1 0 0x 0 1 1 1 1 1 1 1 1 1 0 10 1 1 1 1 1 1 1 1 1 1 1 0
输入 输出
输出是输出是反码反码
优先权最高
低电平有效
3.4.2 3.4.2 译码器译码器 译码：译码： 编码的逆过程，将编码时赋予代码的特编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。定含义“翻译”出来。 译码器：译码器： 实现译码功能的电路。实现译码功能的电路。
二进制代码二进制代码 原来信息原来信息编码对象编码对象编码 译码
译码输入： n位二进制代码译码输出：m位输出信号m=2n
译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平
常用的译码器有 常用的译码器有二进制译码器二进制译码器、、二二 --十进制译码器十进制译码器和和显示译码器显示译码器等。等。
一、 二进制译码器二进制译码器
三位二进制译码器的方框图三位二进制译码器的方框图
输入：二进制代码（ N 位），输出： 2N 个信号，每个输出对应一个最小项。
输入是三位二进输入是三位二进制代码、有八种组合，制代码、有八种组合，八个输出端分别对应八个输出端分别对应其中一种输入组合。其中一种输入组合。因此，又把三位二进因此，又把三位二进制译码器称为制译码器称为 33 线—线—88 线译码器。线译码器。
３线
－８
线译
码器
Y0 Y1 Y2
Y3 Y4
Y5 Y6 Y7
A2
A1
A0
译码输入端译码输入端
SS 为控制端。为控制端。 S=1 S=1 译码工作译码工作 S=0S=0 禁止译码，禁止译码， 输出全输出全 11
321 SSSS
输出端
•33 线－线－ 88 线线译码器译码器 74LS174LS13838
)7210(Yi ,,,imS i
70127
60126
50125
40124
30123
20122
10121
00120
Y
Y
Y
Y
Y
Y
Y
Y
mAAA
mAAA
mAAA
mAAA
mAAA
mAAA
mAAA
mAAA
可见，可见， YY00 ～～ YY77 是是 AA22 、、AA11 、、 AA00 这三个变量的这三个变量的全部最小项的译码输出。全部最小项的译码输出。
由逻辑图写出输出的逻辑式由逻辑图写出输出的逻辑式 (S=1)(S=1) ，得到：，得到：
表表 4.4.1 74LS1384.4.1 74LS138 的功能表的功能表
译中为“译中为“ 0”0” ，，输出为低电平输出为低电平
高电平高电平有效有效 低电平低电平有效有效 禁止禁止译码译码译译码码工工作作
二进制译码器— 74LS138
1 2 3 4
A
B
C
D
4321
D
C
B
A
Title
Number RevisionSize
B
Date: 26-Aug-2000 Sheet of File: D:\T_sdn\t_sdn52101.sch Drawn By:
7
1
Y
(4)
1
6(5)
1
Y
(6)
1
1
5
(3)
1
1
Y
(2)
1
1
4
(1)
1
Y
(7)
1
3
(9)
E
1
Y
(10)
3
1
2
(11)
1
Y
(12)
E
&
1
(13)
2
&
Y(14)&
0(15)
E
&
Y
1
&
2
&
EN
&A
&
(C)
(b)
&
1
&
(a)
&
A
&
7
&
&
0
G
&
&
&
A
G 0
&
BIN/OCT
1234567
A000
21
&EN
A1
A2
1E
E2
E3
DX
1234567
A 0 00
21
&
A 1
A 2
1E
E 2
E 3
G07
逻辑符号
国标符号 简化逻辑符号7Y6Y5Y4Y
2A
2E
74LS138
3Y2Y1Y0Y
1E
1A0A
3E
二、 二—十进制译码器二—十进制译码器 二—十进 二—十进制译码器的逻制译码器的逻辑功能是将输辑功能是将输入的入的 BCDBCD 码码译成十个输出译成十个输出信号。信号。
二－十进制译码器二－十进制译码器 74LS4274LS42 逻辑图逻辑图
根据逻辑图得到：根据逻辑图得到：
01234
01233
01232
01231
01230
AAAAY
AAAAY
AAAAY
AAAAY
AAAAY
01239
01238
01237
01236
01235
AAAAY
AAAAY
AAAAY
AAAAY
AAAAY
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 0 0 0 0 1 1 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 1 1 12 0 0 1 0 1 1 0 1 1 1 1 1 1 13 0 0 1 1 1 1 1 0 1 1 1 1 1 14 0 1 0 0 1 1 1 1 0 1 1 1 1 15 0 1 0 1 1 1 1 1 1 0 1 1 1 16 0 1 1 0 1 1 1 1 1 1 0 1 1 17 0 1 1 1 1 1 1 1 1 1 1 0 1 18 1 0 0 0 1 1 1 1 1 1 1 1 0 19 1 0 0 1 1 1 1 1 1 1 1 1 1 0
1 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1
伪码
序号输入 输出
二 -十进制译码器 74LS42 的真值表
译中译中为为 00
拒绝拒绝伪码伪码
三、译码器的应用1 、译码器的扩展用两片 74138 扩展为4线—16 线译码器
Y0 Y1 Y2 Y7
S2
Y3
74LS138(1)
Z5Z0 Z6Z1 Z7Z3Z2 Z4
Y4 Y5 Y6
S3S1A0 A1 A2
Y0 Y1 Y2 Y7
S2
Y3
74LS138(2 )
Z13Z8 Z14Z9 Z15Z11Z10 Z12
Y4 Y5 Y6
S3S1A0 A1 A2
D0
D1
D2
D3
+5v
Y0 Y1 Y2 Y7
S2
Y3
74LS138(1)
Z5Z0 Z6Z1 Z7Z3Z2 Z4
Y4 Y5 Y6
S3S1A0 A1 A2
Y0 Y1 Y2 Y7
S2
Y3
74LS138(2)
Z13Z8 Z14Z9 Z15Z11Z10 Z12
Y4 Y5 Y6
S3S1A0 A1 A2
D0
D1
D2
D3
+5v
DD33 =0 =0 时，片时，片 (1)(1) 工作，片工作，片 (2)(2) 禁禁止止
DD33 =1 =1 时，片时，片 (1)(1) 禁止，片禁止，片 (2)(2) 工工作作
译出译出 00000000 ～～01110111八个代八个代码码译出译出 10001000 ～～11111111八个代八个代码码
在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。
使能端使能端多路选择器多路选择器 多路分配器多路分配器
发送发送端端 接收接收端端IY
D0
D1
D2
D3
S
A1A0
传输线传输线
A0A1
D0
D1
D2
D3
S
数据选数据选择控制择控制数据分数据分配控制配控制
2 、构成数据分配器
将一个数据将一个数据分时分时分送到多个输出端输出。分送到多个输出端输出。
数数据据输输入入
控制信号控制信号
使能端使能端
DDYY00
YY11
YY22
YY33
SS
AA11 AA00
数据输出端数据输出端
确定芯片是否工作确定芯片是否工作
确定将信确定将信号送到哪号送到哪个输出端个输出端
数据分配器的功能表数据分配器的功能表
YY3 3 YY2 2 YY1 1 YY00
使能使能 控 制控 制 输 出输 出SS AA00AA11
11 0000 00 0000 00 11
11 000011 1100 DD
000000
00
00DD0000
00
0000DD00
00
000000DD
ABCGGGY BA 2210 ABCD
,000CBA DGY A 20
,001CBA DGY A 21
,010CBA DGY A 22
ABCGGGY BA 2211 ABCD
ABCDY 0
ABCDY 1
四、 数字显示译码器器 在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进把运算结果用十进制 数显示出来，制 数显示出来，这就要用这就要用显示译码器显示译码器。。
二 十进制代码
译译码码器器驱驱动动器器
显显示示器器
gfe
dcb
a 由七段发光二极管构成
例：共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1
低电平时发光
高电平时发光 共阳极接法a b c gd e f
++d
gfe c
ba
gf
ed
c
b
a
共阴极接法
a b c d e f g
1. . 七段字符显示器：七段字符显示器：
2 ．七段显示译码器 7448 七段显示译码器 7448 是一种与共阴极数字显示器配合使用的集成译码器。
7448 的逻辑功能：（ 1 ）正常译码显示。 LT=1 ， BI/RBO=1 时，对输入为十进制数 l～ 15 的二进制码（ 0001 ～ 1111 ）进行译码，产生对应的七段显示码。（ 2 ）灭零。当 LT=1 ，而输入为 0 的二进制码 0000 时，只有当 RBI =1 时，才产生 0 的七段显示码 ,如果此时输入 RBI =0 ，则译码器的 a～ g输出全 0 ，使显示器全灭；所以 RBI 称为灭零输入端。（ 3 ）试灯。当 LT=0 时，无论输入怎样， a～ g输出全 1 ，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。（ 4 ）特殊控制端 BI/RBO。 BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果 BI=0 时，不管其他输入端为何值， a～ g均输
出 0 ，显示器全灭。因此 BI 称为灭灯输入端。 作输出端使用时，受控于 RBI 。当 RBI=0 ，输入为 0 的二进制码 000
0 时， RBO=0 ，用以指示该片正处于灭零状态。所以， RBO 又称为灭零输出端。
0 0 0 1 9 9 1
0 00
将 BI/RBO 和 RBI配合使用，可以实现多位数显示时的“无效 0消隐”功能。
具有无效 0消隐功能的多位数码显示系统
用用 74487448 驱动驱动 BS201BS201 的连接方法的连接方法
下图是一个用七段显示译码器 下图是一个用七段显示译码器 74487448驱动共阴型驱动共阴型LEDLED数码管的实用电路。数码管的实用电路。
3.5 数据选择器数据选择器从多路数据中选择其中所需要的一路数据输出。
例：四选一数据选择器
输入数据输出数据
使能端D0
D1
D2
D3
W
S
A1A0 控制信号
究竟选择哪一路数据输出由 A1 、 A0 两位地址码决定。
一、 数据选择器的基本概念及工作原理
301201101001 DAADAADAADAAY
E A1 A0 Y
00001
0 00 11 01 1× ×
D0
D1
D2
D3
0
4 选 1数据选择器功能表
★8 选 1数据选择器—— 74LS151
74LS151
G
YY
7D5D 6D1D 2D 3D 4D0D2A1A0A
74LS15174LS151 功能表功能表选通选通 选 择选 择 输出输出G A0A2 Y1 00000 D3
D2
D1
D0
A1
0 D40 D5
0 D60 D7
0 00 1
0 1
00
0 011
1 001 101 011 11
2D
A2D4 D
GYD
10D 6
74151
125 7Vcc
Y82 3 4 6
GND013
A0
5
14
D
911
D
1516A1
13
71
D
Y=2012 DAAA1012 DAAA0012 DAAA
4012 DAAA 5012 DAAA3012 DAAA
6012 DAAA 7012 DAAA
77665544
33221100
DmDmDmDmDmDmDmDmY
7
0iii Dm
三、数据选择器的应用1 ．用两片 74151 组成 “ 16 选 1”数据选择器
0
1
0
1
0
000
0D
0D0D
0D
0
1
0
1
0
111
7D
7D7D
7D
1
0
0
1
1
000
8D
8D
8D
8D
1
0
0
1
1
111
15D
15D
15D
15D
3.6 用中规模集成电路实现组合逻辑函数3.6.1 用数据选择器实现组合逻辑函数
例 3.5 ：用 8 选 1数据选择器 74151 实现：
ABCCABCBACBAL
解：将逻辑函数转换成最小项表达式： =m1+m2+m6+m7
7766554433221100 DmDmDmDmDmDmDmDmYL
画出连线图。
对比，只需让 05430 DDDD即可。17621 DDDD
0D 1D 2D 3D 4D 5D 6D 7D
CBA 74151
YGA
BC
1 1 1 10 0 00
L
ABCBACBAL
例 3.6 用 8 选 1数据选择器 74151 实现逻辑函数：ZYXL
7421 mmmmL
0D 1D 2D 3D 4D 5D 6D 7D
CBA 74151
YGX
YZ
1 1 1 10 0 00
L0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
A B C
01101001
L
真值表解：列出真值表
例 3.7 用 4 选 1数据选择器 74153 实现逻辑函数ABCBACBAL
301201101001 DAADAADAADAAY
BAAA 01 ,令
3210 ABDDBABDADBAY
1,0,, 3210 DDCDCD令
用数据选择器来实现逻辑函数时，应注意以下几点： 1 ．当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。 2 ．当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。 3 ．一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。
如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码器的每一个输出端都对应一个逻辑函数的最小项。 输入变量 m0
7Y6Y5Y4Y
2A
2E
74LS138
3Y2Y1Y0Y
1E
1A0A
3E
“ 1”
“ 0”“ 0”
ABC CBA
CBACBACBACBACBACBACBA
m1m2m3m4m5m6m7
3.6.2 用译码器实现组合逻辑函数
74138
ABC
0Y1Y2Y3Y4Y5Y6Y7Y
1GAG2 BG2
XYZZYXZYXZYXF 7420 mmmm
7420 mmmm 7420 mmmm 7420 YYYY
例 3.7 用一个 3 线 -8 线译码器实现函数
+5V
XYZ
&F
例 3.8 试用译码器和门电路实现逻辑函数：ACBCABL
ABCCABCBABCAL
7653 mmmm
解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。
=m3+m5+m6+m7
用一片 74138 加一个与非门就可实现该逻辑函数。
7653 YYYY
C B A
L
&
7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y
1GAG2 BG2 A B C
74138
+5V
例 3.9 已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电
路。解：写出各输出的最小
项表达式，再转换成与非—与非形式 :
L 74217421 mmmmmmmm
F 653 YYY
G
输 出输 入
0 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 0
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
L F GA B C
真值表
7421 YYYY
6420 YYYY
7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y
1G AG2 BG2 A B C
74138
C B A+5V
&
L
&
F
&
G
用一片 74138 加三个与非门就可实现该组合逻辑电路。
可见，用译码器实现多输 出逻辑函数时，优点更明显。
7421 YYYYL
653 YYYF
6420 YYYYG
L
3.7 组合逻辑电路中的竞争冒险 竞争冒险——由于门电路延迟时间（传输时间）的存在，产生组合逻辑之外的干扰脉冲的现象称为竞争—冒险现象。
由于 G1 门的延迟时间 tpd2 输出端出现了一个正向窄脉冲。
一、产生竞争冒险的原因1.产生“ 1冒险”例：电路如图，已知输入波形，画输出波形。
AAL
1AL=A A
G 1
G 2
&
解：AA
2. 产生“ 0 冒险”
二、冒险现象的识别 可采用代数法来判断一个组合电路是否存在冒险： 写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定
值（ 0 或 1 ）时，如果表达式能转换为： AAL 则存在 1冒险；
AAL 则存在 0 冒险。
1AL=A+A
G 1
G 2
≥1
AA
L
例 3.5.1: 判断图示电路是否存在冒险，如有，指出冒险类型，画出输出波形。
解：写出逻辑表达式：CCL 若输入变量 A ＝ B ＝ l ，则有：
因此，该电路存在 0冒险。画出 A ＝ B ＝ l 时 L 的波形。
BCCAL
&
&
&
≥1 L=AC+BCC
A
B BC
AC
CC
A=B=
11
BC
AC
L
（ 2）变换逻辑式，消去互补变量例 3.5.2 的逻辑式
三、冒险现象的消除方法1．修改逻辑设计（ 1 ）增加冗余项在例 3.5.1 的电路中，存在冒险现象。如在其表达式中增加乘积项 AB ，使其变为：
例 3.5.2: 判断函数 是否存在冒险：解：如果令 A＝ C＝ 0 ，则有 BBL
))(( CBBAL
ABBCCAL
))(( CBBAL
BCACBAL
因此，该电路存在 l 冒险。
则在原来产生冒险的条件 A＝ B＝ 1 时， L=1 ，不会产生冒险。
存在冒险现象。如将其变换为：则在原来产生冒险的条件 A＝ C＝ 0时， L=0 ，不会产生冒险。
2 ．增加选通信号 在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。3 ．增加输出滤波电容 在可能产生冒险的门电路输出端并接一个滤波电容（一般为 4 ～ 20pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。
AA
1AL=A A
G 1
G 2
&
C
L
本章小结1 ．逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。2．可用两种方法化简逻辑函数，公式法和卡诺图法。 公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和
规则并具有一定的运算技巧和经验。 卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，
不易出错，有一定的步骤和方法可循。3 ．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输
入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
4 ．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。
5 ．组合逻辑电路的设计步骤为：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图 ) →逻辑化简和变换→画出逻辑图
6 ．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。
7 ．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用 MSI 芯片的个数和品种型号最少，芯片之间的连线最少
8 ．用 MSI 芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。
第 3 章 作业3.2 3.3 3.5 3.7 3.8 3.10