88แผนการสอนทฤษฎี การสอนครั้งที่ 5วิชา ไมโครโปรเซสเซอร จํานวนคาบ 3 คาบชื่อหนวย การเชื่อมประสานหนวยความจําหลัก บทเรียนที่ 4.1 – 4.3

จุดประสงคการสอน4.1 รูชนิดของหนวยความจําหลัก 4.1.1 บอกลักษณะของหนวยความจํารอม 4.1.2 บอกลักษณะของหนวยความจําแรม4.2 เขาใจสถาปตยกรรมหนวยความจําอีพรอม 4.2.1 อธิบายโครงสรางภายในหนวยความจําอีพรอม 4.2.2 อธิบายแผนภาพเวลาการอานขอมูลจากอีพรอม4.3 เขาใจสถาปตยกรรมหนวยความจําแรมแบบสถิต 4.3.1 อธิบายโครงสรางภายในหนวยความจําแรมแบบสถิต 4.3.2 อธิบายแผนภาพเวลาการอานขอมูลจากแรมแบบสถิต 4.3.3 อธิบายแผนภาพเวลาการเขียนขอมูลไปยังแรมแบบสถิต

89

เนื้อหา4.1 ชนิดของหนวยความจําหลัก หนวยความจําหลักใชสําหรับเก็บขอมูลหรือรหัสคําสั่งเครื่องที่ไมโครโปรเซสเซอรกําลังจะนําไปดําเนินการ หรือเก็บผลลัพธของการดําเนินการเปนการชั่วคราว กอนนําไปเก็บยังหนวยความจํารองเพื่อใชในโอกาสตอไป หนวยความจําหลักเปนหนวยความจําที่สามารถเก็บขอมูลไดนอยกวาหนวยความจํารองแตความเร็วในการทํางานสูงกวา หนวยความจําหลักเปนอุปกรณประเภทสารกึ่งตัวนํา หนวยความจําหลักที่ใชกับระบบไมโครคอมพิวเตอรมี 2 แบบคือ หนวยความจําแบบรอม และหนวยความจําแบบแรม หนวยความจําแบบรอม เปนหนวยความจําที่สามารถเก็บรักษาขอมูลไวไดแมจะไมมีไฟจายให เมื่อนํามาใชในกับระบบไมโครคอมพิวเตอร ไมโครโปรเซสเซอรซึ่งทําหนาที่เปนหนวยประมวลผลกลางของระบบจะอานขอมูลจากหนวยความจําแบบรอมมาใชเพียงอยางเดียว ดวยเหตุที่หนวยความจําแบบนี้สามารถเก็บรักษาขอมูลไวไดแมจะไมมีไฟจายให ระบบไมโครคอมพิวเตอรจึงนํามาทําหนาที่เก็บโปรแกรมจัดกระบวนการเริ่มตน(Initialize)ของระบบ หนวยความจําแบบรอมสามารถแบงออกเปนชนิดตางๆไดดังนี้ 1) แมสกรอม(Mask ROM : ROM ) เปนหนวยความจําแบบรอมที่ถูกโปรแกรมขอมูลต้ังแตเร่ิมตนการผลิตจากโรงงาน ไมสามารถแกไขขอมูลภายในได 2) พรอม(Programmable ROM : PROM) เปนหนวยความจําแบบรอมที่สามารถโปรแกรมขอมูลได แตกระทําไดเพียงครั้งเดียวเนื่องจากโครงสรางที่ใชเก็บขอมูลภายในพรอมจะเปนลักษณะของฟวส ดังนั้นเมื่อทําใหขาดแลวจึงไมสามารถตอกลับคืนได ในการโปรแกรมขอมูลลงไปในพรอมจําเปนตองใชเครื่องมือสําหรับโปรแกรมโดยเฉพาะ 3) อีพรอม(Erasable PROM : EPROM) เปนหนวยความจําแบบรอมที่สามารถลบและโปรแกรมขอมูลใหมได ในการลบขอมูลในอีพรอมทําไดโดยการฉายแสงอัลตราไวโอเลตผานกระจกบนตัวอีพรอมไปบนพื้นที่ใชเก็บขอมูล การโปรแกรมทําไดโดยใชเครื่องโปรแกรมอีพรอม 4) อีอีพรอม(Electrically erasable PROM : EEPROM) เปนหนวยความจําแบบรอมที่สามารถลบและโปรแกรมขอมูลใหมได ในการลบขอมูลทําไดโดยการแรงดันไฟฟาตามคูมือกําหนดมา ในการโปรแกรมทําไดโดยใชเครื่องโปรแกรมหรือในขณะที่ทํางานรวมกับไมโครโปรเซสเซอรๆสามารถโปรแกรมขอมูลไปยังอีอีพรอมไดโดยใชแรงดันไฟฟาที่กําหนดมาจากคูมืออีอีพรอมตัวนั้น

90

5) หนวยความจําแฟลช(Flash memory) เปนหนวยความจําแบบรอมที่สามารถลบและโปรแกรมขอมูลใหมได ในการลบขอมูลทําไดโดยการแรงดันไฟฟาตามคูมือกําหนดมา ในการโปรแกรมทําไดโดยใชเครื่องโปรแกรมหรือในขณะที่ทํางานรวมกับไมโครโปรเซสเซอรๆสามารถโปรแกรมขอมูลไปยังหนวยความจําแฟลชไดโดยใชแรงดันไฟฟาที่กําหนดมาจากคูมืออีอีพรอมตัวนั้น หนวยความจําแฟลชมีโครงสรางคลายกันกับอีอีพรอมแตความเร็วในการลบหรือโปรแกรมขอมูลสูงกวาเพราะจะกระทําเปนบล็อก(Block)สวนอีอีพรอมจะกระทําทีละไบต รูปที่ 4.1 แสดงตัวอยางหนวยความจํารอม และรูปที่ 4.2 แสดงตัวอยางเครื่องโปรแกรมหนวยความจํารอมและเครื่องลบขอมูลในอีพรอม

รูปที่ 4.1 แสดงตัวอยางหนวยความจําแบบรอม

แมสกรอม อีพรอม

อีอีพรอม หนวยความจําแฟลช

91

รูปที่ 4.2 แสดงตัวอยางเครื่องโปรแกรมหนวยความจํารอมและเครื่องลบขอมูลในอีพรอม

หนวยความจําแบบแรม เปนหนวยความจําที่สามารถเก็บรักษาขอมูลไวไดในขณะที่มีไฟจายใหเทานั้น เมื่อนํามาใชในกับระบบไมโครคอมพิวเตอร ไมโครโปรเซสเซอรซึ่งทําหนาที่เปนหนวยประมวลผลกลางของระบบสามารถอานและเขียนขอมูลกับหนวยความจําแบบแรมได การอานหรือเขียนขอมูลกับหนวยความจําแรมตําแหนงที่อยูใดๆใชเวลาใกลเคียงกันทุกตําแหนง หนวยความจําแบบแรมสามารถแบงออกเปนชนิดตางๆไดดังนี้ 1) แรมแบบพลวัต(Dynamic RAM : DRAM) ลักษณะของแรมชนิดนี้ใชทรานซิสเตอรแบบมอสเฟตเก็บประจุเพื่อเปนการเก็บขอมูล เมื่อทําการอานขอมูลออกมาประจุที่เก็บไวจะถูกคายออกมาดวย ทําใหขอมูลสูญหาย ดังนั้นหนวยความจําชนิดนี้จึงตองมีการฟนฟูสถานะขอมูลเพื่อทําใหขอมูลยังคงอยู ขอดีของแรมชนิดนี้คือ มีความจุขอมูลสูง ใชกําลังงานไฟฟาต่ํา แตมีขอเสียคือ ตองทําการฟนฟูสถานะขอมูล 2) แรมแบบสถิต(Static RAM : SRAM) ลักษณะของแรมชนิดนี้ใชฟลิบฟลอบทําหนาที่เก็บขอมูลในแตละบิตดังนั้นในขณะที่มีไฟจายให จะยังคงเก็บรักษาขอมูลไวไดโดยไมตองทําการฟนฟูสถานะขอมูลเหมือนกับแรมแบบพลวัต แรมชนิดนี้ไมโครโปรเซสเซอรสามารถอานหรือเขียนขอมูลโดยใชเวลานอยกวาแรมแบบพลวัต รูปที่ 4.3 แสดงตัวอยางของหนวยความแบบจําแรม

เครื่องโปรแกรม เครื่องลบขอมูลในอีพรอม

92

4.2 ส

ขาก

ตําแ(Add

A

รูปที่ 4.3 แสดงตัวอยางของหนวยความแบบจําแรม

ถาปตยกรรมหนวยความจําอีพรอม

แรมแบบพลวัต แรมแบบสถิต

มอดูลแรมแบบพลวัตที่ใชในไมโครคอมพิวเตอร

ขาสัญญาณขอมูลออก(Data output Q0 - Q7)

รูปที่ 4.4 แสดงโครงสรางภายในหนวยความจําอีพรอมเบอร 27C64

ตัวถอดรหัสดาน Y( Y decoder)

ตัวถอดรหัสดาน X( X decoder )

บัฟเฟอรขอมูลออก(Output buffer)

เกตดาน Y( Y gating)

เมตริกซเซลลสําหรับเก็บขอมูล( 65,536 bit Cell matrix)

สัญญาณําหนดหนงที่อยูress input0 - A12)

ควบคุมขอมูลออกใหทํางาน(Output enable : OE)ควบคุมชิปใหทํางาน(Chip enable: CE )

VccGNDVpp

OEPGM

CE

93

จากรูปที่ 4.4 แสดงใหเห็นถึงโครงสรางภายในหนวยความจําอีพรอมเบอร 27C64เปนอีพรอมที่มีพื้นที่ใชเก็บขอมูลได 8,192 ตําแหนงๆละ 8 บิต รวมเก็บขอมูลไดทั้งหมด 8,192 X 8เทากับ 65,536 บิต หรือ อาจกลาวไดวาเปนหนวยความจําที่มีขนาดความจุ 8 กิโลไบต(Kilobyte :KB) โครงสรางภายในประกอบดวยสวนตางๆดังตอไปนี้ 1) ตัวถอดรหัส X และ Y ทําหนาที่รับขอมูลจากขาสัญญาณกําหนดตําแหนงที่อยู มาทําการถอดรหัสวาเปนตําแหนงใดที่ตองการติดตอ เหตุผลที่ตองมีตัวถอดรหัสสองตัวเพื่อเปนการลดขนาดของตัวถอดรหัสใหมีขนาดเล็กลง เชน หนวยความจํามีพื้นที่ใชเก็บขอมูลภายใน 210 = 1,024 ตําแหนง ตองมีขากําหนดตําแหนงที่อยู 10 ขา คือ A0 – A9 ตัวถอดรหัสจะมีสายสัญญาณเพื่อเลือกใหหนวยความจําแตละตําแหนงทํางานเทากับ 1,024 สายสัญญาณ แตถาวงจรถอดรหัสแบงออกเปน 2 ดานคือดาน X และ Y จํานวนสายสัญญาณเลือกหนวยความจําจะลดลงดังนี้ สมมุติวาตัวถอดรหัสดาน X มีขากําหนดตําแหนง 5 ขา ตัวถอดรหัสดาน Y มีขากําหนดตําแหนง 5 ขา ดังนั้นจํานวนสายสัญญาณที่ออกจากตัวถอดรหัสแตละตัวคือ 25 = 32 สายสัญญาณเทานั้น เมื่อนําสัญญาณจากตัวถอดรหัสทั้ง2 มาผานสวนทําหนาที่ตรวจสอบวา 2 สัญญาณนี้ตรงกันเพื่อเลือกขอมูลในตําแหนงนั้นใหสามารถไปปรากฏยังขาสัญญาณขอมูลออกได(จากรูปที่ 4.4 คือ วงจร เกตดาน Y) ดังนั้นจํานวนตําแหนงที่อยู สามารถติดตอไดทั้งหมดคือ 32 x 32 = 1,024 ตําแหนง แตจํานวนสายสัญญาณเลือกลดลงเปนผลใหวงจรถอดรหัสมีขนาดเล็กลงตามไปดวยเชนกัน เปนตน 2) เมตริกซเซลลสําหรับเก็บขอมูล เปนพื้นที่สําหรับใชเก็บขอมูลของหนวยความจําอีพรอม 3) บัฟเฟอรขอมูลออก ใชสําหรับเปนที่พักขอมูลกอนสงออกไปยังขาสัญญาณขอมูลออก โดยขอมูลจะปรากฏออกไปไดหรือไมจะขึ้นอยูกับสัญญาณจากตัวควบคุมขอมูลออก 4) ตัวควบคุมขอมูลออกใหทํางานและตัวควบคุมชิปใหทํางาน โดยมีขาสัญญาณรับสัญญาณจากภายนอกคือ ขาสัญญาณควบคุมขอมูลออกใหทํางาน(Output enable : OE ) ขาสัญญาณควบคุมชิปใหทํางาน(Chip enable : CE ) และขาสัญญาณสําหรับการโปรแกรม(Program : PGM )เมื่อตองการใชงานอีพรอมรวมกับไมโครโปรเซสเซอรจะตองทําใหขาสัญญาณ PGM มีตรรกะเปน1 ขาสัญญาณ CE เปนขาสัญญาณควบคุมชิปใหทํางานแอกทีฟที่ตรรกะเปน 0 ถาชิปไมถูกเลือกใหทํางานที่ขาสัญญาณขอมูลออกจะมีสถานะเปนอิมพีแดนซสูง ถึงแมวาขาสัญญาณอื่นๆจะแอกทีฟก็ตาม ขาสัญญาณOE แอกทีฟที่ตรรกะเปน 0 เปนสัญญาณสําหรับควบคุมการทํางานบัฟเฟอรขอมูลออก ถาขาสัญญาณนี้ไมแอกทีฟ ( Inactive ) ที่ขาสัญญาณขอมูลออกก็จะมีสถานะเปนอิมพีแดนซสูงเชนกัน

94

Vcc เปนขาสําหรับตอเขากับแหลงจายไฟบวก 5 โวลต GND เปนขาสําหรับตอเขากับกราวดของแหลงจายไฟ และ Vpp เปนขาสําหรับตอเขากับแหลงจายไฟเพื่อการโปรแกรมขอมูลเขาไปในหนวยความจําอีพรอม ระดับของแรงดันที่จายใหขานี้ข้ึนอยูกับผูผลิตชิป สามารถดูไดจากคูมือชิปตัวนั้นๆเมื่อใชงานรวมกับไมโครโปรเซสเซอรระดับแรงดันที่จายใหขานี้จะมีคาเทากับระดับแรงดันที่ขา Vcc

ส อ

1

รูปที่ 4.5 แสดงแผนภาพเวลาการอานขอมูลจากอีพรอมเบอร 27C64

จากแผนภาพเวลา(Timing diagram)การอานขอมูลจากอีพรอมเบอร 27C64 ในรูปที่ 4.5ามารถสรุปเปนขั้นตอนการทํางานไดดังนี้ 1) กําหนดตําแหนงที่อยูของหนวยความจําที่ตองการติดตอ ลงบนขาสัญญาณกําหนดตําแหนงที่ยู A0 – A12

2) ทําใหขาสัญญาณ CE แอกทีฟ โดยทําใหเปนตรรกะ 0 เพื่อเลือกใหชิปทํางาน

ตําแหนงที่อยูที่ถูกตอง(Valid address)

ขอมูลที่ถูกตอง(Valid data)

A0 - A12

Q0 - Q7

CE

OE

2

3

อิมพีแดนซสูง

4

ชวงเวลาเขาถึงขอมูลสําหรับการอาน(Read access time)

95

3) ทําใหขาสัญญาณ OE แอกทีฟ โดยทําใหเปนตรรกะ 0 เพื่อส่ังใหบัฟเฟอรขอมูลออกทํางานพรอมจะนําขอมูลที่ไดจากหนวยความจําสงผานไปยังขาสัญญาณขอมูลออก หลังจากที่ขาสัญญาณOE แอกทีฟขอมูลจะยังไมปรากฏออกมาที่ขาสัญญาณขอมูลออก Q0 – Q7 กอนครบชวงเวลาการเขาถึงขอมูลสําหรับการอาน(Read access time)ของชิป 4) เมื่อขอมูลปรากฏที่ขาสัญญาณขอมูลออกแลว ข้ันตอนตอไปจะเปนการอานขอมูลไปใชงานพรอมกับทําใหขาสัญญาณ OE และCE ไมแอกทีฟมีตรรกะเปน 1

4.3 สถาปตยกรรมหนวยความจําแรมแบบสถิต

รูปที่ 4.6 แสดงโครงสรางภายในหนวยความจําแรมแบบสถิตเบอร 6264

ตัวถอดรหัสดาน X Y ( X Y decoder)

บัฟเฟอรขอมูลปอนเขา/ขอมูลออก(Input/output buffer)

เมตริกซหนวยความจํา (256 x 256 Memory matrix)

ตรรกะควบคุม( Control logic )

ขาสัญญาณกําหนดตําแหนงที่อยู(Address input A0 - A12)

บัฟเฟอรสัญญาณกําหนดตําแหนงปอนเขา(Input address buffer)

ขาสัญญาณขอมูลปอนเขา/ขอมูลออก(Input/output : I/O0 - I/O7 )

CE1

VDD Vss

CE2 OE WE

96

จากรูปที่ 4.6 แสดงใหเห็นถึงโครงสรางภายในหนวยความจําแรมแบบสถิตเบอร 6264แรมแบบสถิตที่มีพื้นที่ใชเก็บขอมูลได 8,192 ตําแหนงๆละ 8 บิต รวมเก็บขอมูลไดทั้งหมด 8,192 X 8เทากับ 65,536 บิต หรือ อาจกลาวไดวาเปนหนวยความจําที่มีขนาดความจุ 8 กิโลไบต(Kilobyte :KB) โครงสรางภายในประกอบดวยสวนตางๆดังตอไปนี้ 1) บัฟเฟอรสัญญาณกําหนดตําแหนงปอนเขา ทําหนาที่เปนที่พักขอมูลสําหรับกําหนดตําแหนงที่อยูของหนวยความจําภายใน ซึ่งขอมูลนี้ไดจากภายนอกโดยการกําหนดผานขาสัญญาณกําหนดตําแหนงที่อยูกอนสงตอไปยังตัวถอดรหัส X และ Y ภายใน 2) ตัวถอดรหัส X และ Y ทําหนาที่ถอดรหัสตําแหนงที่อยูซึ่งสงมาจากภายนอก เพื่อระบุวาตองการติดตอกับตําแหนงใดภายในแรม 3) เมตริกซหนวยความจํา เปนพื้นที่ใชสําหรับเก็บขอมูลภายในแรม 4) บัฟเฟอรขอมูลปอนเขา/ขอมูลออก ใชสําหรับเปนที่พักขอมูลจากภายนอกปอนเขาไปยังที่เก็บขอมูลภายในหรือเปนที่พักขอมูลภายในกอนสงออกไปยังภายนอก โดยการปอนเขา/สงออกจะกระทําโดยผานขาสัญญาณขอมูลปอนเขา/ขอมูลออก 5) ตรรกะควบคุม ทําหนาที่สรางสัญญาณควบคุมหนวยตางๆภายใน โดยมีขาสัญญาณสําหรับรับสัญญาณการควบคุมจากภายนอกดังนี้คือ ขาสัญญาณ 1CE เปนขาสัญญาณควบคุมชิปใหทํางานแอกทีฟที่ตรรกะเปน 0 และ 2CE เปนขาสัญญาณควบคุมชิปใหทํางานแอกทีฟที่ตรรกะเปน 1 ในการเลือกใหชิปทํางานขาสัญญาณทั้งสองตองแอกทีฟทั้งคู ถาชิปไมถูกเลือกใหทํางานที่ขาสัญญาณขอมูลออกจะมีสถานะเปนอิมพีแดนซสูงถึงแมวาขาสัญญาณอื่นๆจะแอกทีฟก็ตาม ขาสัญญาณOE แอกทีฟที่ตรรกะเปน 0 เปนสัญญาณสําหรับควบคุมการทํางานบัฟเฟอรขอมูลปอนเขา/ขอมูลออก ในการอานขอมูลจากหนวยความจําขาสัญญาณนี้จะตองแอกทีฟ เพื่อใหขอมูลจากพื้นที่เก็บขอมูลภายในตําแหนงที่อยูกําหนดโดยขาสัญญาณกําหนดตําแหนงที่อยู สามารถปรากฏออกไปยังขาสัญญาณขอมูลปอนเขา/ขอมูลออกได ถาขาสัญญาณนี้ไมแอกทีฟ ที่ขาสัญญาณขอมูลปอนเขา/ขอมูลออกจะมีสถานะเปนอิมพีแดนซสูง ในกรณีการเขียนขอมูลจากภายนอกเขาไปเก็บยังพื้นที่เก็บขอมูลภายในตําแหนงที่อยูกําหนดโดยขาสัญญาณกําหนดตําแหนงที่อยูขาสัญญาณ OE จะแอกทีฟหรือไมแอกทีฟ ขอมูลจากภายนอกยังสามารถเขียนเขาไปในหนวยความจําได

97

ขาสัญญาณ WE (Write enable) เปนขาสัญญาณสําหรับควบคุมการเขียนใหทํางาน แอกทีฟที่ตรรกะเปน 0 เมื่อขาสัญญาณนี้แอกทีฟจะเกิดการนําขอมูลจากขาสัญญาณขอมูลปอนเขา/ขอมูลออกเขียนไปยังพื้นที่เก็บขอมูลภายในแรมตําแหนงที่อยู ที่กําหนดโดยขอมูลจากขาสัญญาณกําหนดตําแหนงที่อยู แตถาขาสัญญาณนี้ไมแอกทีฟจะเปนควบคุมใหเกิดการอานขอมูลจากแรม จากการทํางานทั้งหมดที่กลาวมาขาสัญญาณเลือกชิปใหทํางานจะตองแอกทีฟดวยเสมอ VDD เปนขาสําหรับตอเขากับแหลงจายไฟบวก 5 โวลต VSS เปนขาสําหรับตอเขากับกราวด

1

รูปที่ 4.7 แสดงแผนภาพเวลาการอานขอมูลจากแรมแบบสถิตเบอร 6264

ตําแหนงที่อยูที่ถูกตอง(Valid address)

ขอมูลที่ถูกตอง(Valid data)

A0 - A12

I/O0 - I/O7

CE1

OE

2

3

อิมพีแดนซสูง

4

ชวงเวลาเขาถึงขอมูลสําหรับการอาน(Read access time)

CE2

98

จากแผนภาพเวลาการอานขอมูลจากแรมแบบสถิตเบอร 6264 ในรูปที่ 4.7 สามารถสรุปเปนขั้นตอนการทํางานไดดังนี้ 1) ทําใหขาสัญญาณ WE มีตรรกะเปน 1 ตลอดชวงเวลาการอานขอมูล แลวทําการกําหนดตําแหนงที่อยูของหนวยความจําที่ตองการติดตอ ลงบนขาสัญญาณกําหนดตําแหนงที่อยู A0 – A12

2) ทําใหขาสัญญาณ 1CE แอกทีฟ โดยทําใหเปนตรรกะ 0 และ 2CE แอกทีฟ โดยทําใหเปนตรรกะ 1 เพื่อเลือกใหชิปทํางาน 3) ทําใหขาสัญญาณ OE แอกทีฟ โดยทําใหเปนตรรกะ 0 เพื่อส่ังใหบัฟเฟอรขอมูลปอนเขา/ขอมูลออกทํางาน พรอมจะนําขอมูลที่ไดจากหนวยความจําสงผานไปยังขาสัญญาณขอมูลปอนเขา/ขอมูลออก หลังจากที่ขาสัญญาณ OE แอกทีฟแลวขอมูลจะยังไมปรากฏออกมาที่ขาสัญญาณขอมูลออกI/O0 – I/O7 กอนครบชวงเวลาการเขาถึงขอมูลสําหรับการอาน(Read access time)ของชิป 4) เมื่อขอมูลปรากฏที่ขาสัญญาณ I/O0 – I/O7 แลว ข้ันตอนตอไปจะเปนการอานขอมูลไปใชงานพรอมกับทําใหขาสัญญาณ OE และCE และ 2CE ไมแอกทีฟ

จากแผนภาพเวลาการเขียนขอมูลไปยังแรมแบบสถิตเบอร 6264 ในรูปที่ 4.8 สามารถสรุปเปนขั้นตอนการทํางานไดดังนี้

1) กําหนดตําแหนงที่อยู ที่ตองการติดตอลงบนขาสัญญาณกําหนดตําแหนงที่อยู A0 – A12

2) ทําใหขาสัญญาณ OE เปนตรรกะ 1 3) ทําใหขาสัญญาณ 1CE และ 2CE แอกทีฟ เพื่อเลือกใหชิปทํางาน 4) ทําใหขาสัญญาณ WE แอกทีฟ โดยมีตรรกะเปน 0 เพื่อกําหนดการทํางานเปนการเขียนขอมูลเขาไปในหนวยความจําแรม 5) สงขอมูลที่ตองการเขียนไปยังขาสัญญาณ I/O0 – I/O7 หลังจากนั้นยังตองคงสัญญาณตางๆไปจนครบชวงเวลาที่มีคาเทากับความกวางของพัลสควบคุมการเขียนเพื่อใหแนใจวาขอมูลไดถูกเขียนเขาไปยังหนวยความจําแลวจริงๆ เมื่อขอมูลถูกเขียนไปยังหนวยความจําแรมเสร็จเรียบรอย ข้ันตอนตอไปจะทําใหขาสัญญาณ WE CE และ 2CE ไมแอกทีฟ

99

1

รูปที่ 4.8 แสดงแผนภาพเวลาการเขียนขอมูลไปยังแรมแบบสถิตเบอร 6264

ตําแหนงที่อยูที่ถูกตอง(Valid address) A0 - A12

I/O0 - I/O7

OE2 3

CE2

CE1

WE

ขอมูลที่ถูกตอง(Valid data)

อิมพีแดนซสูง

ชวงเวลาเขาถึงขอมูลสําหรบัการเขียน(Write access time)

4

5

ความกวางของพัลสควบคุมการเขียน(Write pulse width)

100

แบบฝกหัด 1.หนวยความจําแบบรอมคืออะไร มีกี่ชนิด อะไรบาง 2.หนวยความจําแบบแรมคืออะไร มีกี่ชนิด อะไรบาง 3.วงจรถอดรหัสตําแหนงที่อยู ภายในอีพรอมแบงออกเปน 2 ตัวคือ X และ Y เพราะอะไร 4.จงอธิบายหนาที่ของขาสัญญาณ CE OE และ WE ของแรมแบบสถิต 5.จงอธิบายการอานขอมูลจากอีพรอมพรอมเขียนแผนภาพเวลาประกอบคําอธิบาย 6.จงอธิบายการเขียนขอมูลไปยังหนวยความจําแรมแบบสถิตพรอมเขียนแผนภาพเวลาประกอบ คําอธิบาย วิธีการสอนและกิจกรรม 1.สอนโดยวิธีการบรรยายโดยใชกระดานและแผนโปรงใส 2.ใหนักศึกษามีสวนรวมในการเรียนการสอนโดยใชวิธีแบบถามตอบ

สื่อการสอน 1.แผนโปรงใสประกอบการสอนครั้งที่ 5 จํานวน 12 แผน 2.หนังสืออางอิง หมายเลข [2],[3],[4],[5],[6],[8] และ [10] 3.เอกสารประกอบการสอนครั้งที่ 5 จํานวน 11 แผน

งานที่มอบหมาย 1.ใหนักศึกษาศึกษาคนควาเพิ่มเติม 2.ใหนักศึกษาทําแบบฝกหัดสงในสัปดาหตอไป

การวัดผล 1.สังเกตจากพฤติกรรม ความรวมมือ ความสนใจ และบรรยากาศในหองเรียน 2.ถาม – ตอบ

101