8.?. Thiết kế mạch tích hợp cỡ lớn Mã HP: 13254Very Large Scale Integration Design

a. Số tín chỉ: 2 TC BTL ĐAMH

b. Đơn vị giảng dạy: Bộ môn Điện tử - Viễn thông

c. Phân bổ thời gian:

- Tổng số (TS): 30 tiết. - Lý thuyết (LT): 30 tiết.

- Thực hành (TH): 0 tiết. - Bài tập (BT):0 tiết.

- Hướng dẫn BTL/ĐAMH (HD): 0 tiết. - Kiểm tra (KT): 2 tiết.

d. Điều kiện đăng ký học phần:

Các môn học tiên quyết: Điện tử tương tự, mạch và tín hiệu, điện tử số.

Sinh viên phải lên lớp nghe bài giảng lý thuyết, thảo luận, ghi chép những điểm chính yếu và các lưu ý mở rộng kiến thức từ giảng viên. Tham khảo các tài liệu thực hiện các bước nghiên cứu, và tự học các ngôn ngữ, phần mềm và các quy trình thực hiện theo hướng dẫn trong tài liệu giảng dạy hoặc trên các tài liệu tham khảo được cung cập.

e. Mục đích, yêu cầu của học phần:

Trang bị cho sinh viên những hiểu biết cơ bản về các khâu thiết kế chế tạo ở các mức lôgic và vật lý các vi mạch tích hợp cỡ lớn VLSI, các vi mạch tích hợp có ứng dụng đặc biệt ASIC và các vi mạch ASIC khả trình như CPLD, FPGA, v.v... Sinh viên sẽ được làm quen với các kỹ năng ban đầu về thực hành thiết kế, mô phỏng các mạch này cho một số ứng dụng qua các công cụ phần mềm như SPICE , HSPICE, Cadence,các ngôn ngữ Verilog hay VHDL trên các kit phát triển.

Kỹ năng: Nắm vững về tổ chức lôgic và vật lý của các mạch tích hợp. Bước đầu biết sử dụng và phát triển một số chương trình ứng dụng cho thiết kế các mạch này trên ngôn ngữ VHDL, Verilog, hoặc thực hiện mô phỏng các thiết kế trên các phần mềm đã giới thiệu.

Yêu cầu: nghiêm chỉnh trong việc dự giờ học trên lớp và giờ tự học, chuẩn bị tốt các câu hỏi trước khi lên lớp. Tham gia đầy đủ và làm tốt các bài tập lý thuyết và các bài thực hành tại nhà các nội dung liên quan khác của học phần.

f. Mô tả nội dung học phần:

Nội dung của học phần bao gồm 4 chương:

Chương 1: Tổng quan mạch tích hợp vi điện tử VLSI và ASIC

Nội dung chủ yếu và tập trung vào phân tích các bước thiết kế và chế tạo mạch vi điện tử VLSI.

Chương 2: Thiết kế mạch tích hợp tương tự

Thực hiện các thiết kế cơ bản các mạch tương tự, mô phỏng và thực hiện thiết kế trên phần mềm HSPICE.

Chương 3: Thiết kế mạch tích hợp số

Thiết kế các cổng Logic cơ bản, các mạch lấy mẫu và biến đổi A/D, D/A.

Chương 4: Thiết kế mạch ASIC khả trình

Các bước thiết kế, ứng dụng các ngôn ngữ mô tả phần cứng và các phần mềm thực hiện các thiết kế mạch tích hợp vi điện tử VLSI, ASIC.

g. Người biên soạn: Ths. Nguyễn Đình Thạch – Bộ môn Điện tử - Viễn thông

h. Nội dung chi tiết học phần:

TÊN CHƯƠNG MỤCPHÂN PHỐI SỐ TIẾT

TS LT BT TH HD KTChương 1. Tổng quan mạch tích hợp vi điện tử VLSI & ASIC 5 5

1.1. Giới thiệu và phân loại 1 11.1.1. Lịch sử phát triển và phân loại các mạch tích hợp.1.1.2. Các loại mạch ASIC và đặc điểm.

1.2. Các bước thiết kế và chế tạo mạch tích hợp vi điện tử 4 41.2.1. Luồng thiết kế 1.2.2. Công nghệ chế tạo mạch tích hợp đơn khối.1.2.3. Lớp tiếp giáp p-n.1.2.4. Transistor lưỡng cực.1.2.5. Transistor trường FET1.2.6. Mạch CMOS

Chương 2. Thiết kế mạch tích hợp tương tự 8 8

2.1. Gương dòng điện và mạch khuếch đại đơn 2 22.1.1. Sơ đồ gương dòng điện CMOS đơn giản 2.1.2. Các bộ khuếch đại cực nguồn chung, máng chung

và cửa chung.2.1.3. Các nguồn gương dòng điện trở kháng cao.

2.2. Thiết kế bộ khuếch đại thuật toán 2 22.2.1. Bộ khuếch đại thuật toán 2 tầng 2.2.2. Phản hồi và bù trừ trong bộ khuếch đại thuật toán2.2.3. Các thí dụ mô phỏng bằng phần mềm HSPICE

2.3. Mạch chuyển mạch tụ điện (switched-capacitor) 2 22.3.1. Nguyên tắc hoạt động và phân tích. 2.3.2. Các bộ lọc bậc nhất2.3.3. Mạch khuếch đại

2.4. Các mạch lấy mẫu, biến đổi A/D và D/A 2 22.4.1. Bộ biến đổi D/A2.4.2. Bộ biến đổi A/D

Chương 3. Thiết kế mạch tích hợp số 8 7 1

3.1. Thiết kế các cổng lôgic cơ bản 2 23.1.1. Định nghĩa các mức lôgic và dự trữ ồn. 3.1.2. Dải động của các cổng lôgic 3.1.3. Lôgic DTL 3.1.4. Lôgic NMOS (bộ đảo, các cổng NAND và NOR,

công suất tiêu tán). 3.1.8. Lôgic CMOS (bộ đảo, công suất tiêu tán, đặc tính

động, các cổng NAND và NOR).

3.2. Thiết kế các mạch lôgic tổ hợp 2 23.2.1. Bộ cộng nhị phân 3.2.2. Bộ nhân 3.2.3. Bộ so sánh 3.2.4. Bộ hợp kênh và phân kênh 3.2.5. ROM 3.2.6. PROM và EPROM

3.2.7. PAL và PLA

3.3. Thiết kế các mạch lôgic tuần tự 2 23.3.1. Mạch lật RS, mạch chốt 3.3.2. Các mạch lật D, J-K và T 3.3.3. Thanh ghi dịch 3.3.4. Các bộ đếm3.3.4. Các bộ đếm

3.4. Thiết kế các hệ thống tích hợp cỡ rất lớn 2 1 13.4.1. Các thanh ghi dịch động 3.4.2. Lôgic CMOS Domino 3.4.3. RAM 3.4.4. Các thành phần đường dữ liệu 3.4.4. Vi xử lý và vi tính

Chương 4. Thiết kế mạch ASIC khả trình 9 8 1

4.1. ASIC có cấu trúc mảng cổng GA 0.5 0.5

4.2. ASIC khả trình 1 14.2.1. Bộ nhớ chỉ đọc khả trình PROM 4.2.2. Mảng lôgic khả trình PLA 4.2.3. Lôgic dãy khả trình PAL 4.2.4. CPLD và FPGA

4.3. Mạch lôgic khả trình phức tạp (CPLD) 1 1 4.3.1. Các kiến trúc CPLD 4.3.2. Các khối chức năng 4.3.3. Các khối vào/ra 4.3.4. Các liên kết 4.3.5. Các dòng sản phẩm CPLD

4.4. Các mảng cổng khả trình theo trường FPGA 2.5 2.5 4.4.1. Kiến trúc FPGA 4.4.2. Các khối lôgic có thể cấu hình 4.4.3. Các khối vào/ra có thể cấu hình 4.4.4. Các liên kết khả trình 4.4.5. Mạch cấp xung nhịp 4.4.6. Cấu trúc hạt nhân nhỏ so với hạt nhân lớn 4.4.7. SRAM so với phản cầu chỉ 4.4.8. Các dòng sản phẩm FPGA 4.5. Giới thiệu các phần mềm thiết kế VLSI và ASIC khả trình 4 3 1

4.5.1. Ngôn ngữ Verilog 4.5.2. Ngôn ngữ VHDL 4.5.3. Phần mềm Cadence

i. Mô tả cách đánh giá học phần:

- Sinh viên phải bảo đảm các điều kiện theo Quy chế của Nhà trường và của Bộ- Hình thức thi: thi viết- Thang điểm : Thang điểm chữ A,B,C,D,F.

- Điểm đánh giá học phần: Z=0,3X+0,7Y

k. Giáo trình:

[1]. Ths. Nguyễn Đình Thạch, “ Thiết kế mạch VLSI, ASIC”, (Đang soạn)[2]. Tống Văn On, “Thiết kế vi mạch CMOS VLSI” – tập 1, NXB Phương Đông, 2007.[3]. Tống Văn On, “Thiết kế vi mạch CMOS VLSI” – tập 2, NXB Phương Đông, 2007.[4]. Daniel Mlynek, Design of VLSI Systems. Integrated System Center Swiss Federal

Institute of Technology.l. Tài liệu tham khảo:[1]. Wai-Kai Chen, “The VLSI Handbook”, 2007.[2]. David A. Johns , Ken Martin, “Analog Integrated Circuit Design”, John Wiley & Sons,

Inc. 1998 . [3]. Phillip E. Allen, Douglas R. Holberg, “CMOS Analog Circuit Design”, Oxford

University Press, 2002. [4]. Douglas L. Perry, “VHDL: Programming by Example”, McGraw-Hill. [5]. Peter J. Ashenden ,“The VHDL Cookbook”, University of Adelaide South Australia. [6]. Synopsys, “Verilog HDL Reference Manual”.[7]. Antonio J. Lopez Martin ,“CADENCE DESIGN ENVIRONMENT”, New Mexico State

University, 2002.[8]. Volnei A. Pedroni, “Circuit Design with VHDL”, 2004[9]. Pong P. Chu, “ FPGA prototyping by verilog examples”, 2008.[10]. Altera Corporation, Laboratory Exercises, http://www.altera.com[11]. Star-Hspice Manual.[12] University of California at Berkeley, “HSPICE Tutorial”