1 physikalische basis der angriffen. algorithmische implementierungs-schwächen implementierung der...
TRANSCRIPT
![Page 1: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/1.jpg)
1
Physikalische Basis der Angriffen
![Page 2: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/2.jpg)
• Algorithmische Implementierungs-Schwächen • Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren - CMOS-Gatter• Angriffstechniken
- Messbare Werte passive Angriffstechniken- Beinflussbare Zustände aktive Angriffstechniken
• Angriffsmethoden:Klassifizierung der Angriffe nach dem Zustand des
angegriffenen Gerätes• Beispiele Angriffstechniken
Physikalische Basis der Angriffen
2
![Page 3: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/3.jpg)
Realer Fall:dem Angreifer sind noch mehrere Zwischenwerte bekannt
Kryptographie: Implementierungs-Schwächen
Idealer Fall
3
![Page 4: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/4.jpg)
Basis für Angriffe
4
Krypto-system
kryptographische Funktionen (Algorithmen)
encryption / decryptiondigitale signature generation / verification
mathematische Operationen
Addition; Subtraktion Multiplikation ; Division
Hardware-ImplementierungCMOS-Technologie:elementare Funktionen als Gatter aus Hersteller-Biblothek
4
√
jetzt
CMOS-Logik: Vor- und Nachteile
![Page 5: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/5.jpg)
Halbleiter
http://www.filmscanner.info/CCDSensoren.htmlhttp://www.leifiphysik.de/web_ph10/grundwissen/15dotierung/dotierung.htm
5
![Page 6: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/6.jpg)
+ + + +
++ + + +
-
-
-
p-dotiertes-Substrat
Isolator
Metall
0 V
0 V
Feldeffekt-Transistor MOSFET (metal–oxide–semiconductor field-effect transistors)
6
![Page 7: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/7.jpg)
+ + + +
++ + + +
-
-
-
Isolator
Metall
0 V
+5 V
Feldeffekt-Transistor
p-dotiertes-Substrat
7
![Page 8: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/8.jpg)
+ + + +++ + + +
- - Isolator
Metall
0 V
0 V
-
+5 V
Feldeffekt-Transistor
p-dotiertes-Substrat
8
![Page 9: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/9.jpg)
+ + + +
Isolator
Metall
+5 V
0 V +5 V
n -Typ n -Typ
-
-
-
Feldeffekt-Transistor
p-dotiertes-Substrat
++ + + +n-Kanal
9
![Page 10: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/10.jpg)
+
++
++
++
+
+
p-Substrat
Isolator
Metall
+5 V
0 V +5 V
n-Typ n-Typ- - - - - - - - - -
Input
Output
.
+5 V
+5 V
Input
0 V
0 V Output
ON
Feldeffekt-Transistor
10
![Page 11: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/11.jpg)
+
++
++
++
+
+
p-Substrat
Isolator
Metall
+0 V
0 V +5 V
n-Typ n-Typ
Input
Output
Feldeffekt-Transistor
.
+5 V
0 V
Input
0 V
+5 V Output
OFF
11
![Page 12: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/12.jpg)
Chip-Schnitt (Beispiel)
12
![Page 13: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/13.jpg)
Transistor – Chip - Wafer
13
![Page 14: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/14.jpg)
- - - -
-- - - -
+
+
+
n-dotiertes-Substrat
Isolator
Metall
0 V
0 V
Feldeffekt-Transistor MOSFET (metal–oxide–semiconductor field-effect transistors)
14
![Page 15: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/15.jpg)
- - - -
-- - - -
+
+
+
Isolator
Metall
0 V
-5 V
Feldeffekt-Transistor
n-dotiertes-Substrat
15
![Page 16: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/16.jpg)
- - - --- - - -
+ + Isolator
Metall
0 V
+
-5 V
Feldeffekt-Transistor
n-dotiertes-Substrat 0 V
16
![Page 17: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/17.jpg)
- - - -
Isolator
Metall
-5 V
-5 V 0 V
p -Typ p -Typ
+
+
+
Feldeffekt-Transistor
n-dotiertes-Substrat
-- - - -p-Kanal
0 V
17
![Page 18: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/18.jpg)
-
--
--
--
-
-
n-Substrat
Isolator
Metall
-5 V
-5 V 0 V
p-Typ p-Typ+ + + + + + + + + + + +
Input
Output
.
0 V
-5 V
Input
-5 V
0 V Output
ON
Feldeffekt-Transistor
.
+5 V
0 V
Input
0 V
+5 V Output
ON18
![Page 19: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/19.jpg)
-
--
--
--
-
-
n-Substrat
Isolator
Metall
0 V
-5 V 0 V
p-Typ p-Typ
Input
Output
.
0 V
0 V
Input
-5 V
-5 V Output
OFF
Feldeffekt-Transistor
.
+5 V
+5 V
Input
0 V
0 V Output
OFF 19
![Page 20: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/20.jpg)
.
.+5 V
Input
0 V
Output
OFF
.+5 V
+5 V
0 V
0 V
ON
+5 V
0 V
0 V
ON
+5 V
+5 V
0 V
0 V.
+5 V
0 V
+5 V
OFF
n-Kanal-Feldeffekttransistor: nMOSFET
+5 V
0 V
p-Kanal-Feldeffekttransistor: pMOSFET
Feldeffekt-Transistoren für CMOS-Logik
.+5 V 0 VOutput.
Input
20
![Page 21: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/21.jpg)
.
+5 V
0 V
0 V
ON
0 V.
+5 V
0 V
+5 V
OFF
+5 V
CMOS-Logik: InverterComplementary metal–oxide–semiconductor
.0 V . OutputInput
+5 V
ON
0 V
OFF
+5 V
21
![Page 22: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/22.jpg)
CMOS-Logik: Inverter
Abbildung CMOS Logik-Gatter entnommen von: http://www.allaboutcircuits.com/vol_4/chpt_3/7.html
.0 V . OutputInput
+5 V
ON
0 V
OFF
+5 V .+5 V . OutputInput
+5 V
OFF
0 V
ON
0 V
22
![Page 23: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/23.jpg)
CMOS-Logik: NAND-Gatter
Abbildung CMOS Logik-Gatter entnommen von: http://www.allaboutcircuits.com/vol_4/chpt_3/7.html
23
Hausaufgabe: Zustand aller Transistoren für alle 4 Inputs-Kombinationenaufschreiben
![Page 24: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/24.jpg)
CMOS-Logik: AND-Gatter
Abbildung CMOS Logik-Gatter entnommen von: http://www.allaboutcircuits.com/vol_4/chpt_3/7.html
24
![Page 25: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/25.jpg)
CMOS-Logik: Umschalten und Ruhezustand
• neue Gatter-Inputs-Werte verursachen Umschalten der Transistoren in dem Gatter- Anzahl der umschaltenden Transistoren hängt von neuen
und vorherigen Inputs-Werten ab - die Inputs-Werte sind vom „message“ und „key“ abhängig- Kenntnis der Anzahl der umschaltenden Transistoren
ermöglicht das Extrahieren des Schlüssels - Zustand der Transistoren und Umschaltungsprozess sind
visualisierbar !!!!
25
![Page 26: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/26.jpg)
26
![Page 27: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/27.jpg)
http://pc-inform.ru/articles/CMOS_TriGate.html
http://www.compress.ru/Article.aspx?id=22188
27
In the Intel® tri-gate transistor, gates surround the silicon channel on three of four sides.
Robert S. Chau, Intel
![Page 28: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/28.jpg)
CMOS-Logik: Leistung
28
![Page 29: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/29.jpg)
29
http://people.overclockers.ru/RussOver/14701/Vysokie_toki_utechki_NVIDIA_GeForce_GTX_480_GF100
CMOS-Logik: P(T)
![Page 30: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/30.jpg)
Angriffstechniken
30
![Page 31: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/31.jpg)
Angriffstechniken: passive und aktive
• passive Angriffstechniken: Begleitende Prozesse messen und analysieren (oft Seitenkanalen-Angriffe genannt):- Was kann gemessen und analysiert werden ?
- Wo kann gemessen werden ?- Welche Messgeräte ?
• aktive Angriffstechniken: Zustände von Teilen des Chips beinflussen und analysieren:- Was kann beeinflusst werden ?
- Wo genau ?- Welche Geräte braucht man für Fehler-Injektionen ?
31
![Page 32: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/32.jpg)
passive Angriffstechniken
• Beobachtbare Prozesse bei der Umschaltung der Transistoren
- Energieverbrauch (Momentanleistung messbar )- Änderungen des elektromagnetischen Feldes (Induktionsstrom messbar)- Ausführungszeit der Algorithmen (Anzahl der Taktzyklen)- Lokale Temperatur-Änderungen sind sichtbar (zeitliche und räumliche
Wärmeverteilung ist sichtbar)- Optische Emission (Lumineszenz) ist sichtbar
• Beobachtbarkeit der Schaltung- Optical / infra-red / backside imaging um die Struktur des Chips zu
analysieren
• Weitere messbare Effekte:- Data remanence analysis- Analyse von Testvorrichtung / Scan Chains
32
![Page 33: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/33.jpg)
aktive Angriffstechniken
• Glitch attacks • Algorithmisch
Anlegen spezieller Inputs, die zur Ausgabe eines fehlerhaften Outputs führen
•Erhöhung der Taktfrequenz (nicht-invasiv)Wenn der längste Pfad der Signalverzögerung größer ist, als die Periode,
kann ein Teil der Register den richtigen Inhalt nicht haben
•Erhöhung der Betriebsspannung (nicht-invasiv)Beinflusst die Breite des Kanals und ändert die Zeit der Umschaltung der Transistoren; was den längsten Pfad der Signalverzögerung ändert
ähnliche Wirkung wie bei der Erhöhung der Taktfrequenz
•UV-Blitz-Belichtung des entpackten ChipsBeinflusst mittels des Photoeffektes die leitende Eigenschaften
des Kanals ähnliche Wirkung wie bei erhöhter Taktfrequenz
•Elektromagnetische Impulse (auf entpacktem oder nicht entpacktem Chip)
Können Strom in der Schaltung induzieren, die eine fehlerhafte Funktion des Chips verursachen
33
![Page 34: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/34.jpg)
aktive Angriffstechniken
• Fault injection (auf entpacktem Chip)•optical fault (UV)/ laser fault •thermal fault•lokale EM-Induktion
• Hardware brute-force• Laser-scanning• Direkte Veränderungen der Struktur• Reverse-Engineering
34
![Page 35: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/35.jpg)
Angriffsmethoden
35
![Page 36: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/36.jpg)
Angriffsmethoden: Zustand des Chips
• nicht-invasiv an einem funktionsfähigem, nicht entpacktem Chip
• invasiv an einem entpacktem Chip, mit direktem elektrischen Kontakt; Struktur des Chips kann teilweise zerstört oder verändert werden
• semi-invasiv an einem entpacktem Chip, ohne direkten elektrischen Kontakt; Struktur des Chips wird nicht zerstört oder verändert
36
![Page 37: 1 Physikalische Basis der Angriffen. Algorithmische Implementierungs-Schwächen Implementierung der Algorithmen mit CMOS-Logik - Feldeffekt-Transistoren](https://reader036.vdocuments.mx/reader036/viewer/2022062512/55204d6a49795902118c04bc/html5/thumbnails/37.jpg)
Entpackung
37