03 - sistem bus
TRANSCRIPT
![Page 1: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/1.jpg)
1
Organisasi dan Arsitektur Komputer : Perancangan Kinerja(William Stallings)
Chapter 3Bus Sistem
![Page 2: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/2.jpg)
2
Konsep Program
Pemrograman (hardware) merupakan proses penghu-bungan berbagai komponen logic pada konfigurasi yang diinginkan untuk membentuk operasi aritmatik dan logik pada data tertentu
Hardwired program tidak flexibel General purpose hardware dapat mengerjakan berbagai
macam tugas tergantung sinyal kendali yang diberikan Daripada melakukan re-wiring, Lebih baik menambah-kan
sinyal-sinyal kendali yang baru
![Page 3: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/3.jpg)
3
Program ?
Adalah suatu deretan langkah-langkahPada setiap langkah, dikerjakan suatu
operasi aritmatika atau logikaPada setiap operasi, diperlukan sejumlah
sinyal kendali tertentu
![Page 4: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/4.jpg)
4
Fungsi Control Unit
Untuk setiap operasi disediakan kode yang unik Contoh: ADD, MOVE
Bagian hardware tertentu menerima kode tersebut kemudian menghasilkan sinyal-sinyal kendali
Jadilah komputer!
![Page 5: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/5.jpg)
5
Komponen yang diperlukan
Control Unit (CU) dan Arithmetic and Logic Unit (ALU) membentuk Central Processing Unit (CPU)
Data dan instruksi harus diberikan ke sistem dan dikeluarkan dari sistem Input/output
Diperlukan tempat untuk menyimpan sementara kode instruksi dan hasil operasi. Main memory
![Page 6: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/6.jpg)
6
Komponen Komputer:Top Level View
![Page 7: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/7.jpg)
7
Siklus Instruksi
Two steps: Fetch Execute
![Page 8: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/8.jpg)
8
Fetch Cycle
Program Counter (PC) berisi address instruksi berikutnya yang akan diambil
Processor mengambil instruksi dari memory pada lokasi yang ditunjuk oleh PC
Naikkan PC Kecuali ada perintah tertentu
Instruksi dimasukkan ke Instruction Register (IR) Processor meng-interpret dan melakukan
tindakan yang diperlukan
![Page 9: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/9.jpg)
9
Execute Cycle
Processor-memory Transfer data antara CPU dengan main memory
Processor I/O Transfer data antara CPU dengan I/O module
Data processing Operasi arithmetic dan logical pada data tertentu
Control Mengubah urutan operasi Contoh: jump
Kombinasi diatas
![Page 10: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/10.jpg)
10
Contoh Eksekusi Program
![Page 11: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/11.jpg)
11
Diagram Keadaan Siklus Instruksi
![Page 12: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/12.jpg)
12
Interrupt
Suatu mekanisme yang disediakan bagi modul-modul lain (mis. I/O) untuk dapat meng-interupsi operasi normal CPU
Program Misal: overflow, division by zero
Timer Dihasilkan oleh internal processor timer Digunakan dalam pre-emptive multi-tasking
I/O dari I/O controller
Hardware failure Misal: memory parity error
![Page 13: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/13.jpg)
13
Program Flow Control
![Page 14: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/14.jpg)
14
Siklus Interupsi
Ditambahkan ke instruction cycle Processor memeriksa adanya interrupt
Diberitahukan lewat interrupt signal Jika tidak ada interrupt, fetch next instruction Jika ada interrupt:
Tunda eksekusi dari program saat itu Simpan context Set PC ke awal address dari routine interrupt handler Proses interrupt Kembalikan context dan lanjutkan program yang terhenti.
![Page 15: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/15.jpg)
15
Diagram keadaan Siklus Instruksi dengan Interrupt
![Page 16: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/16.jpg)
16
Multiple Interrupts
Disable interrupts Processor akan mengabaikan interrupt berikutnya Interrupts tetap akan diperiksa setelah interrupt ynag
pertama selesai dilayani Interrupts ditangani dalam urutan sesuai datangnya
Define priorities Low priority interrupts dapat di interrupt oleh higher
priority interrupts Setelah higher priority interrupt selesai dilayani, akan
kembali ke interrupt sebelumnya.
![Page 17: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/17.jpg)
17
Multiple Interrupts - Sequential
![Page 18: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/18.jpg)
18
Multiple Interrupts - Nested
![Page 19: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/19.jpg)
19
Connection
Semua unit harus tersambungUnit yang beda memiliki sambungan yang
beda Memory Input/Output CPU
![Page 20: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/20.jpg)
20
Memori Connection
Menerima dan mengirim dataMenerima addresses Menerima sinyal kendali
Read Write Timing
![Page 21: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/21.jpg)
21
Input/Output Connection
Serupa dengan sambungan memoriOutput
Menerima data dari computer Mengirimkan data ke peripheral
Input Menerima data dari peripheral Mengirimkan data ke computer
![Page 22: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/22.jpg)
22
Input/Output Connection
Menerima sinyal kendali dari computerMengirimkan sinyal kendali ke peripherals
Contoh: spin disk
Menerima address dari computer Contoh: nomor port
Mengirimkan sinyal interrupt
![Page 23: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/23.jpg)
23
CPU Connection
Membaca instruksi dan dataMenuliskan data (setelah diproses)Mengirimkan sinyal kendali ke unit-unit
lainMenerima (& menanggapi) interrupt
![Page 24: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/24.jpg)
24
Bus
Ada beberapa kemungkinan interkoneksi sistem
Yang biasa dipakai: Single Bus dan multiple BUS
PC: Control/Address/Data busDEC-PDP: Unibus
![Page 25: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/25.jpg)
25
Apa itu Bus?
Jalur komunikasi yang di-Share untuk menghubungkan beberapa device
Biasanya menggunakan cara broadcast Seringkali dikelompokkan
Satu bus berisi sejumlah kanal (jalur) Contoh bus data 32-bit berisi 32 jalur
Jalur sumber tegangan biasanya tidak diperlihatkan
![Page 26: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/26.jpg)
26
BUS Sistem
Sebuah Bus yang menghubungkan komponen-komponen utama komputer
Komponen utama komputer : CPU Memori I/O
![Page 27: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/27.jpg)
27
ORGANISASI BUS
Jalur Kontrol Berisi signal request dan sinyal acknowledgements Mengindikasikan tipe informasi pada jalur data.
Jalur Data Membawa informasi antara sumber dan tujuan data
dan alamat dan perintah-perintah kompleks
![Page 28: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/28.jpg)
28
MASTER VS SLAVE
Suatu transaksi bus meliputi 2 komponen - Mengeluarkan perintah dan alamat – request (permintaan) - Memindahkan data – action (tindakan) Master : Bus yang memulai transaksi bus dengan cara - Mengeluarkan perintah dan alamat Slave : Bus yang bereaksi terhadap alamat dengan cara - Mengirimkan data kepada master jika master meminta data - Menerima data dari master jika master mengirim data
![Page 29: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/29.jpg)
29
STRUKTUR BUS
Data Bus Membawa data
Tidak dibedakan antara “data” dan “instruksi”
Lebar jalur menentukan performance8, 16, 32, 64 bit
![Page 30: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/30.jpg)
30
Address Bus Menentukan asal atau tujuan dari data Misalkan CPU perlu membaca instruksi (data)
dari memori pada lokasi tertentu Lebar jalur menentukan kapasitas memori
maksimum dari sistemContoh 8080 memiliki 16 bit address bus maka
ruang memori maksimum adalah 64k
![Page 31: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/31.jpg)
31
Control Bus Mengontrol akses ke saluran alamat dan
penggunaan data dan saluran alamat. Informasi kendali dan timing
Sinyal read/write memory (MRD/MWR) Interrupt request (IRQ)Clock signals (CK)
![Page 32: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/32.jpg)
32
Skema Interkoneksi Bus
![Page 33: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/33.jpg)
33
Bentuk Fisik
Bagaimana bentuk fisik bus? Jalur-jalur parallel PCB Ribbon cables Strip connectors pada mother boards
contoh PCI
Kumpulan kabel
![Page 34: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/34.jpg)
34
Problem pada Single Bus
Banyak devices pada bus tunggal menyebabkan: Propagation delays
Jalur data yg panjang berarti memerlukan koordinasi pemkaian shg berpengaruh pada performance
If aggregate data transfer approaches bus capacity
Kebanyakan sistem menggunakan multiple bus
![Page 35: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/35.jpg)
35
Bus Traditional (ISA)(menggunakan cache)
![Page 36: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/36.jpg)
36
High Performance Bus
![Page 37: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/37.jpg)
37
Jenis Bus
1. Dedicated Penggunaan alamat terpisah dan jalur data Keuntungan : Throughtput yang tinggi,
karena kemacetan lalulintas kecil
Kerugian : meningkatnya ukuran dan biaya sistem
![Page 38: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/38.jpg)
38
2. Multiplexed Penggunaan saluran yang sama untuk berbagai
keperluan Keuntungan : Memerlukan saluran yang lebih sedikit, menghemat ruang
dan biaya Kerugian : Diperlukan rangkaian yang lebih
kompleks untuk setiap modul
![Page 39: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/39.jpg)
39
Arbitrasi Bus
Menugaskan sebuah perangkat, CPU atau I/O bertindak sebagai master
Beberapa modul mengendalikan bus contoh CPU dan DMA controller Setiap saat hanya satu modul yg mengendalikan Arbitrasi bisa secara centralised atau distributed
![Page 40: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/40.jpg)
40
1. TersentralisasiPengontrol bus atau arbitrer bertanggung jawab atas alokasi waktu pada BUS
Ada satu hardware device yg mengendalikan akses bus Bus Controller Arbitrer
Bisa berupa bagian dari CPU atau terpisah
![Page 41: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/41.jpg)
41
2. TerdistribusiModul-modul bekerja sama untuk memakai BUS bersama-sama
Setiap module dapat meng-klaim bus Setiap modules memiliki Control logic
![Page 42: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/42.jpg)
42
Timing
Koordinasi event pada bus Cara terjadinya event dikoordinasikan pada
BUS1. Synchronous
Terjadinya event pada bus ditentukan oleh sebuah clock.
2. AsynchronousTerjadinya event bus mengikuti dan tergantung pada event sebelumnya.
![Page 43: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/43.jpg)
43
Sychronous Timing Asynchronous Timing
![Page 44: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/44.jpg)
44
Lebar BUS
1. Address Lebar bus alamat mempengaruhi kapasitas. Semakin lebar bus alamat, semakin besar range lokasi
yang dapat direferensi
2. Data Lebar bus data, mempengaruhi kinerja sistem Semakin lebar bus data, semakin besar bit yang dapat
ditransfer pada suatu waktu
![Page 45: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/45.jpg)
45
Jenis Transfer Data
1. Read Slave menaruh data pada bus data begitu slave
mengetahui alamat dan mengambil datanya2. Write
Master menaruh data pada bus data begitu alamat stabil dan slave mempunyai kesempatan untuk
mengetahui alamat 3. Read modify Write
Operasi Read yang diikuit operasi Write ke alamat yang sama
Tujuan untuk melindungi sumber daya memori yang dapat dipakai bersama di dalam multiprogramming
![Page 46: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/46.jpg)
46
4. Read after Write Operasi yang tidak dapat dibagi yang berisi operasi Write
diikuti operasi Read dari alamat yang sama
5. Blok Sebuah siklus alamat diikuti oleh n siklus data
![Page 47: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/47.jpg)
47
TIPE-TIPE BUS
BUS ISA Bus ISA (Industry Standard Architecture) adalah sebuah bus PC/AT (16 bit) yang beroperasi pada 8,33 MHz BUS PCI Bus PCI (Peripheral Component Interconnect bus) Bus yang beroperasi pada kecepatan 33 MHz
![Page 48: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/48.jpg)
48
BUS Seri Universal Sebuah bus standart yang disepakati bersama oleh tujuh
perusahaan untuk digunakan pada peralatan berkecepatan rendah
![Page 49: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/49.jpg)
49
Bus PCI
Peripheral Component InterconnectionDikeluarkan oleh Intel sebagai public
domain32 atau 64 bit50 Jalur
![Page 50: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/50.jpg)
50
Jalur pada Bus PCI (yg harus)
Jalur System clock and reset
Address & Data 32 jalur multiplex address/data Jalur validasi
Interface Control Arbitrasi
Not shared Direct connection to PCI bus arbiter
Error lines
![Page 51: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/51.jpg)
51
Jalur Bus PCI (Optional)
Interrupt lines Not shared
Cache support 64-bit Bus Extension
Additional 32 lines Time multiplexed 2 lines to enable devices to agree to use 64-bit transfer
JTAG/Boundary Scan For testing procedures
![Page 52: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/52.jpg)
52
Command pada PCI
Transaksi antara initiator (master) dg target
Master pegang kendali busMaster menentukan jenis transaksi
Misal I/O read/write
Fase AddressFase Data
![Page 53: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/53.jpg)
53
PCI Read Timing Diagram
![Page 54: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/54.jpg)
54
PCI Bus Arbitration
![Page 55: 03 - Sistem Bus](https://reader031.vdocuments.mx/reader031/viewer/2022012317/5571f87a49795991698d85dc/html5/thumbnails/55.jpg)
55
Internet Resource
www.pcguide.com/ref/mbsys/buses/www.pcguide.com/