主題文章4

使用0.18-μm SiGe BiCMOS 製程技術實現可切換式共用5-GHz雙平衡吉爾伯混頻器之5/60 GHz雙轉頻接收機0.18-μm SiGe BiCMOS 5/60 GHz Dual-

Conversion Receiver Using a Shared Switchable

5-GHz Double Balance Gilbert Mixer

王國安1、孟慶宗1、邱智輝1、黃國威2

1國立交通大學電信工程研究所、2國家奈米元件實驗室

020

摘　要

本研究使用 0.18-μm SiGe BiCMOS製程技術實現可切換式共用 5-GHz吉爾伯混頻器之微波 /毫米

波 (5/60 GHz)雙轉頻接收機。由於 5 GHz和 60 GHz頻率相差甚遠，為了將微波 /毫米波路徑整合

於同一個接收機中，本論文使用雙轉頻架構來實現。在 60 GHz路徑的第一次降頻是使用次諧波蕭

特基二極體來達成；而第二次降頻是利用雙平衡吉爾伯混頻器將 60 GHz路徑的第一中頻 (IF1)訊

號和在 5 GHz路徑所接收到的訊號結合在一起。在 5 GHz低雜訊放大器和可切換式共用吉爾伯 I/Q

混頻器之間插入一個可調式 Q增強交錯耦合主動濾波器，做為 5 GHz路徑的射頻通道選擇器。在

5 GHz路徑中，可調範圍從 4.9 GHz到 5.4 GHz有 60 MHz的通道頻寬，其轉換增益有 18~26 dB，

而雜訊指數為 8 dB。在 60 GHz路徑中，其轉換增益約為 -1 dB，而 3-dB的中頻頻寬為 1 GHz。

Abstract

A microwave/millimeter-wave dual-conversion receiver with a shared switchable 5-GHz Gilbert mixer is

demonstrated using 0.18-μm SiGe BiCMOS process in this paper. Because 5 GHz and 60 GHz are so far

apart, a dual conversion architecture is adopted to integrate microwave/millimeter-wave paths in the

same receiver. A sub-harmonic Schottky diode mixer is employed at the !rst conversion stage for the 60

GHz path while a shared switchable Gilbert mixer is employed at the second conversion stage to merge

the !rst intermediate frequency (IF1) of the 60-GHz path with the signal received from the 5 GHz path.

A tunable Q-enhanced cross-coupled active !lter is inserted between the 5 GHz LNA and the shared

switchable Gilbert I/Q mixer for the RF channel selection in the 5 GHz path. The 5-GHz path has 18 to

26 dB conversion gain and noise !gure of 8 dB with a 60 MHz channel bandwidth for the tuning range

from 4.9 GHz to 5.4 GHz while the 60-GHz path has conversion gain of -1 dB and 3-dB IF bandwidth of 1

GHz..

021

奈米通訊NANO COMMUNICATION 24 卷 No. 3

使用0.18-μm SiGe BiCMOS 製程技術實現可切換式共用5-GHz雙平衡吉爾伯混頻器之5/60 GHz雙轉頻接收機

前　言

近年來，由於無線通訊系統的大量成長，使得對

於無線設備的需求日益增加，而具有更高的資料傳輸速

率 (Data Rates) 勢必變得更不可或缺。因為在 60 GHz有

著短距離傳輸以及寬頻的特性，使得無線通訊有著極佳

的傳輸品質，因此在過去幾年間獲得更多的注意。無線

千兆聯盟 (Wireless Gigabit Alliance, WiGig)也已經提出了

具有 2 GHz 頻寬的 60 GHz頻段 [1]，電機電子工程師學會

(Institute of Electrical and Electronics Engineers, IEEE)也已

經發布了 IEEE 802.11 ad的協定，其資料傳輸速率最高

可達到 7 Gbit/s 。另外一方面，像是 256 QAM 802.11 ac

和即將來臨的 1024 QAM 802.11 ax等具有高標準的調變

(High-level-modulation)系統都將被應用在 5 GHz 無線區

域網路 (Wireless LAN, WLAN)以提升資料傳輸的速率。

為了將兩個不同的系統整合在一起使其有更高的資料傳

輸速率，本論文提出了 5/60 GHz 雙轉頻接收機 (Dual-

conversion Receiver) 的架構。

在過去，外差式接收機 (Heterodyne Receiver)有嚴

重的鏡像訊號 (Image Signal)問題以及需要昂貴的外接

(O#-chip) 表面聲波濾波器 (Surface Acoustic Wave Filter)，

這些都讓 IC積體化變得更加困難。相反的，傳統的直接

降頻 (Direct-conversion)架構直接將射頻訊號降至基頻

(Baseband) 訊號，因此將不會產生鏡像訊號的問題，而

直接降頻接收機也帶來了低成本和高度積體化等優點。

在 5/60 GHz雙轉頻接收機中，60 GHz模態具有 2 GHz的

通道頻寬 (Channel Bandwidth)，這比 5 GHz模態的通道

頻寬大好幾個數量級，如果在 5/60 GHz模態中共用相同

的基頻 (IF2) 放大器，這會產生嚴重的增益與頻寬權衡考

量的問題 (Gain-bandwidth Trade-off )。因此，本篇論文

提出了一個在 5 GHz模態中擁有可調式主動帶通濾波器

(Tunable Active Bandpass Filter)的全新直接降頻接收機架

構，用以減輕在基頻 (IF2) 放大器中所產生增益與頻寬權

衡的限制。5 GHz模態中的射頻通道選擇器 (RF Channel

Selection)是使用 Q增強交錯耦合 (Cross-coupled) 主動濾

波器架構 [2-3]，藉由可調式的高 Q值主動濾波器來選取在

5 GHz模態中所想要的頻道，並將射頻通道選擇濾波器放

置在 5 GHz高增益的低雜訊放大器後面，以抑制主動濾

波器所帶來的高雜訊指數效應。如此一來，就可以將基

頻 (IF2) 放大器設計為擁有數 GHz的通道頻寬以符合 60

關鍵字／Keywords ● 雙轉頻、吉爾伯混頻器、次諧波、蕭特基二極體、主動濾波器、通道選擇器、直接降頻

● Dual-conversion、Gilbert Mixer、Sub-harmonic、Schottky Diode、Active Filter、Channel

Selection、Direct-conversion

圖 1　 5/60 GHz雙轉頻接收機 (a)整體電路架構；(b)頻譜圖。

主題文章4022

GHz模態的規格；而在 5 GHz模態的幾十 MHz通道頻寬

則是由可調式的主動濾波器決定。

透過可切換式共用雙平衡吉爾伯 I/Q混頻器 (Shared

Switchable Double Balance Gilbert I/Q Mixer)來選取 5 GHz

模態或是 60 GHz模態。本論文所提出的整體接收機架構

圖，如圖 1(a) 所示，而圖 1(b) 為頻譜圖。在 60 GHz模

態的第一次降頻是使用次諧波蕭特基二極體混頻器 (Sub-

harmonic Schottky Diode Mixer)來達成，第二次降頻是由

可切換式共用雙平衡吉爾伯 I/Q混頻器來實現，結合第

一次降頻的 IF1訊號和 5 GHz模態的訊號，並且將 5/60

GHz模態的接收訊號直接降頻到共用的基頻 IF2放大器。

電路設計

在本段落中，將介紹 5/60 GHz雙轉頻接收機的電路

設計，首先將討論 60 GHz毫米波 ((Millimeter-wave)路徑

的電路設計；接著討論 5 GHz微波 (Microwave)路徑的電

路設計。

2.1 60 GHz毫米波路徑

在60 GHz模態中，由於0.18-

μm SiGe BiCMOS製程的電晶體

截止頻率(Cut-off Frequency)都

很低，使得在接收機中要實現

60 GHz的類比吉爾伯混頻器變

得非常困難。為了要解決這樣

的問題，可以利用在0.18-μm

SiGe BiCMOS製程中的蕭特基二

極體，因為其擁有超過200 GHz

的截止頻率[4]，本論文中使用反

對稱二極體對(Anti-parallel Diode

Pairs, APDPs)架構的單平衡式

(Single Balance)次諧波蕭特基二

極體混頻器 [5-6]，如圖2(a) 所示，

反對稱二極體對的架構使用於

次諧波混頻器且可使LO頻率產

生倍頻的效果。在嵌入式矽製程

(Embedded Silicon Process)中的蕭特基二極體擁有較低的

開啟電壓(Turn-on Voltage)且因為缺乏少數載子(Minority

Carriers)而有快速切換能力等許多優點，因此非常適合使

用於蕭特基二極體混頻器。

此外，即便操作在毫米波頻段，傳統的鼠徑耦合

器 (Rat-race Coupler)結構仍然會佔據極大的晶片面積，

為了要克服面積的議題，使用了耦合線的技術，利用耦

合(Coupled) 及直通(Through)端埠雙端接地的1/4 λ耦合

線取代原本的3/4 λ傳輸線段，如圖2(b) 所示，以產生

有180°相位差的輸出訊號 [7]。在本篇論文中，將M5 和

M6 層金屬堆疊起來以增加1/4 λ耦合線的寬邊耦合量

(Broadside Coupling)，如圖2(c) 所示，為了要將剩餘鼠徑

耦合器的面積再縮小，可以利用週期性底層開槽接地金

屬 (M1) 結構來實現慢波(Slow-wave)的架構，如圖2(d) 所

示。

如圖2 ( b ) 所示，對於特性阻抗 ( C h a r a c t e r i s t i c

Impedance) 等於70.7Ω的理想傳統鼠徑耦合器其正規化

(Normalized)頻率的頻率響應模擬結果如圖3(a) 所示。如

圖2(b) 所示，具有耦合線段的70.7Ω理想鼠徑耦合器其頻

圖 2　 (a)反對稱二極體對架構的單平衡式次諧波蕭特基二極體混頻器；(b) 以 1/4 λ耦合線取代

3/4 λ傳輸線段的鼠徑耦合器 (c) 1/4 λ耦合線及其金屬的橫切面；(d) 週期性底層開槽接

地金屬的慢波架構之單位元體。

023

奈米通訊NANO COMMUNICATION 24 卷 No. 3

使用0.18-μm SiGe BiCMOS 製程技術實現可切換式共用5-GHz雙平衡吉爾伯混頻器之5/60 GHz雙轉頻接收機

率響應的模擬結果如圖3(b) 所示，從圖3(a) 及圖3(b) 中可

以很明顯的觀察的出來，具有耦合線段的鼠徑耦合器其

頻寬增加的非常多，而為了要有夠寬的寬頻(Wideband)

頻率響應，調整傳輸線的特性阻抗到60 Ω 以產生更寬頻

的柴比雪夫(Chebyshev)響應，如圖3(c) 所示。

圖4 為60 GHz模態降頻的電路路徑，為了要滿足在

60 GHz 系統中規格為1 GHz 的IF2頻寬，必須在二極體混

頻器後面接上寬頻的緩衝(Buffer)放大器以補償混頻器的

損耗以及降低隨後電路的雜訊。在兩級的寬頻緩衝放大

器中，每級的放大器分別設計在不同的中心頻率，使其

能覆蓋更寬頻且平坦的響應。

2.2 5 GHz微波路徑

為了達到在5 GHz模態中有幾十MHz通道頻寬的要

求，可調式Q增強帶通濾波器被用來當作射頻通道選擇器

使用，如圖5(a) 所示，圖5(b) 為5 GHz模態降頻的電路路

徑，包含了低雜訊放大器和射頻通道選擇主動帶通濾波

器，其中可調式的帶通濾波器是使用交錯耦合的架構，

使其產生負電阻以減少低Q值中央抽頭(Center-tapped)電

感的寄生損耗，如圖5(b) 所示，Vtune可以用來調整頻

率，而Vbias則可以用來控制Q值。

如圖6(a) 所示，在第二次降頻階段使用可切換式共

用雙平衡吉爾伯I/Q混頻器來結合60 GHz和5 GHz路徑的

訊號，在本篇論文中，提出了在轉導級

(Transconductance)用於60 GHz和5 GHz

輸入訊號(V60GHz/V5GHz)切換的可切換

式共用I/Q混頻器架構，如圖6(b) 所示，

在混頻器中，可藉由選擇射頻訊號的輸

入(V60GHz/V5GHz)來切換5 /60 GHz之間

不同的模態。為了要增加60 GHz路徑的

IF2頻寬，在雙平衡吉爾伯混頻器的負

載端加上寬頻並-並回授放大器 (Shunt-

shunt Feedback Ampli!er) 來實現，考慮

製程變異上的問題，使用兩級的多相位

濾波器(Poly-phase Filter)以產生有精確

相位的正交(Orthogonal)LO I/Q訊號。

圖 3　 (a)理想傳統鼠徑耦合器的頻率響應模擬結果；(b)當特性阻抗為 70.7 Ω且具有耦合線段的鼠徑耦合器其頻率響應的模擬結果；(c) 當特性阻

抗為 60Ω且具有耦合線段的鼠徑耦合器其頻率響應的模擬結果。

圖 4　 60 GHz模態降頻的電路路徑，包含了慢波結構的次諧波蕭特基二極體混頻器和寬

頻的緩衝放大器。[

主題文章4024

量測結果

圖 7為本論文所提出使用 0.18-μm SiGe BiCMOS製

程技術實現的 5/60 GHz雙轉頻接收機之晶片圖，晶片大

小約為 2.45 x 1.8 mm2。在 5 GHz模態，當電路的操作電

壓為 1.8 V時，其功率消耗約為 87 mW。藉由調整可調式

主動射頻通道選擇器的 Vtune使其頻率範圍可從 4.9 GHz

到 5.4 GHz，達到具有 60 MHz 的通道頻寬，如圖 8 所

示。從圖 9可以看到，在 4.9 GHz到 5.4 GHz的可調頻率

範圍內，其轉換增益 (Conversion Gain)為 18到 26 dB；

IP1dB 約為 -50 dBm；IIP3 約為 -40 dBm；3-dB IF2頻寬為

30 MHz；因為 Q增強帶通濾波器和 SiGe HBT的低閃爍雜

訊 (Flicker Noise)的關係使得雜訊指數約只有 8 dB。

在 60 GHz模態，其功率消耗約為 82 mW。從圖 10

可以看到，在 57 GHz到 64 GHz的頻率內，其轉換增益

約為 -3到 1 dB；IP1dB 約為 -12.5 dBm到 -18 dBm；IIP3

約為 -6 dBm到 -10 dBm。其 3-dB IF2頻寬約為 0.8 GHz

圖 5　 (a) 主動 Q增強帶通濾波器的電路圖以及其半電路分析 (b) 5 GHz模態降頻的電路路徑，包含了兩級串接 (Cascade) 的 5 GHz低雜訊放大器和

可調式 Q增強射頻通道選擇濾波器。

圖 6　 (a) 可切換式共用吉爾伯 I/Q混頻器的電路圖和兩級的多相位濾波器；(b) I/Q混頻器在 5 GHz和 60 GHz模態之間的切換機制。

圖 7　 使用 0.18-μm SiGe BiCMOS製程技術實現的 5/60 GHz 雙轉

頻接收機之晶片圖。

025

奈米通訊NANO COMMUNICATION 24 卷 No. 3

使用0.18-μm SiGe BiCMOS 製程技術實現可切換式共用5-GHz雙平衡吉爾伯混頻器之5/60 GHz雙轉頻接收機

到 1 GHz，如圖 11所示。在飽和 (Saturated)轉換增益下

的 LO1 功率約為 6 dBm，以驅動蕭特基二極體混頻器，

如圖 12(a)所示；在飽和轉換增益下的 LO2 功率約為 2.5

dBm，以驅動吉爾伯 I/Q混頻器，如圖 12(b)所示。

圖 8　 在 5 GHz模態其轉換增益對應射頻頻率的量測結果。

圖 9　 在 5 GHz模態其轉換增益和雜訊指數對應 IF2頻率的量測

結果。

圖 10　 在 60 GHz模態其轉換增益、IP1dB和 IIP3對應射頻頻率

的量測結果。

圖 11　 在 60 GHz模態其轉換增益對應 IF2頻率的量測結果。

圖 12　(a) 當 RF=60 GHz時，其轉換增益對應 LO1功率的量測結果；(b) 當 RF=5.2 GHz時，其轉換增益對應 LO2功率的量測結果。

主題文章4026

結 論

本研究使用 0.18-μm SiGe BiCMOS製程技術實現了

具有可調式主動通道選擇濾波器和可切換式共用雙平衡

吉爾伯混頻器的雙轉頻接收機。為了雜訊的考量，將可

調式主動帶通濾波器放置在 5 GHz低雜訊放大器和混頻

器之間，其可調的頻率範圍可從 4.9 GHz到 5.4 GHz。

致 謝

This work is supported by National Science Council of

Taiwan, Republic of China under contract numbers MOST

105-2221-E-009-045 and by MoE ATU Program under

contract number 105W958. The authors would like to thank

National Chip Implementation Center (CIC) for technical

support。

參考資料

[1] WiGig Unites 60 GHz Wireless Development. [Online].

Available:http://wifinetnews.com/archives/2009/05/wigig_

unites_60_ghz_wireless_development.html

[2] R. F. Wiser, M. Zargari, D. K. Su, and B. A. Wooley, "A

5-GHz Wire-less LAN Transmitter with Integrated Tunable

High-Q RF Filter," IEEE J. Solid-State Circuits., vol. 44,

no.8, pp.2114-2125, Aug. 2009.

[3] T. Soorapanth and S. S. Wong, “A 0-dB IL 2140±30

MHz bandpass filter utilizing Q-enhanced spiral inductors

in standard CMOS,” IEEE J. Solid-State Circuits, vol.

37, no. 5, pp. 579–586, May 2002.

[4] H.-J. Wei, C. C. Meng, T.-W. Wang, T.-L. Lo, and C.-L.

Wang, “60-GHz dual-conversion down-/up-converters

using Schottky diode in 0.18 μm foundry CMOS

technology,” IEEE Trans. Microw. Theory Tech., vol.

60, no. 6, pp. 1684–1698, Jun. 2012.

[5] Y.-C. Hsiao, C. C. Meng, and H.-J. Wei, “60-GHz 0.18-

μm CMOS dual conversion receiver using Schottky diode

mixer and slow-wave rat race hybrid,” in Proc. IEEE

Global Symp. Millim. Waves (GSMM), pp. 343–346, May

2012.

[6] Yu-Chih Hsiao, Chinchun Meng, and Shih-Te Yang,

“5/60 GHz 0.18 μm CMOS Dual-Mode Dual-

Conversion Receiver Using a Tunable Active Filter for

5-GHz Channel Selection,” IEEE Microwave and

Wireless Components Letters, vol. 26, no. 11, pp. 951 –

953, Nov. 2016.

[7] S. March, “A Wideband Stripline Hybrid Ring,” IEEE

Trans. Microwave Theory Tech., vol. MTT-16, pp.361,

Jun. 1968.