低密度実装を可能にする...

1Work in Progress - Do not publish STRJ WS: March 2, 2012, WG7 (実装)

低密度実装を可能にするパッケージ技術

エレクトロニクス実装学会第１回システムインテグレーション実装技術研究会公開研究会

2011年度STRJワークショップ

2011年3月2日

(社)電子情報技術産業協会半導体技術ロードマップ委員会

STRJ WG7 (実装)

中島宏文（ルネサスエレクトロニクス）


リーダ：中島宏文（ルネサスエレクトロニクス）

サブリーダ：今村和之（富士通セミコンダクター）

国際対応：宇都宮久修（ＩＣＴ）、中島兼務

委員：吉田浩芳（パナソニック）～2011年6月川端毅（パナソニック） 2011年7月～

杉崎吉昭（東芝）

佐々木直人（ソニー）

奥村弘守（ローム）

木村通孝（ルネサスエレクトロニクス）

特別委員：藤木達広（ナミックス）

竹内之治（新光電気工業） 2012年2月～

池田博明（ASET） 2011年10月～

１．概要2011年度 STRJ WG7 メンバー


Application(Products)

PWBPassiveComponents

DesignTEST

Inter-connect

Litho

PIDS

FEP

ES&H

M&S

MET

ERD

ERM

FI

AssemblyEquipmentsPackage

MEMS

Semiconductor Technology Roadmap committee (STRJ)Semiconductor Technology Roadmap committee (STRJ)

Japan Jisso Technology Roadmap committee (JJTR)

Japan Jisso Technology Roadmap committee (JJTR)

JEITAJEITAロードマップ活動ロードマップ活動

半導体技術ロードマップ半導体技術ロードマップ日本実装技術ロードマップ日本実装技術ロードマップ

JJTR WG3STRJ WG7

Seeds Needs

STRJ WG7（実装）は電子機器セットのニーズと半導体技術のシーズから

ロードマップを検討している。


マーケット要求の分析マーケット要求の分析

mobility

Harsh

environment

High

High

Automotive electronics

Car navigation

Cellphone

Note PC

Mobile digital imaging

Wearable

Home digital AV

日本実装技術ロードマップ2011から引用

日本実装技術ロードマップでは、電子機器セットを携帯性と環境耐性の要素から分類して、セグメント毎にマーケット要求分析を試みた。


２０１２０１11年度実装年度実装WGWG活動実績活動実績

委員会半導体技術ロードマップ (STRJ) 日本実装技術ロードマップ (JJTR)2011年度の

成果

ITRS 2011年版を2012年1月に発行

ITRS 2010年版の発行

STRJワークショップ開催

－

ITRS 春会議

ITRS A&P TWG ECTC会議

ITRS A&P TWG新潟会議準備

ITRS A&P TWG新潟会議開催

－

ITRS 冬会議

Jan. 2011

IITRS翻訳担当の割り当て

日本実装技術ロードマップ2011年版を 2011年5月に発行

日本実装技術ロードマップの見直し

2011年度活動計画立案

原稿のWG内の終審議

原稿の校正

JJTRワークショップ開催、発行

ワークショップでの指摘事項の確認

－

ASETとのTSVに関する質疑WG5の部品内蔵基板に関する質疑

LEDパッケージ、IMSI、WLPに関する発

表と質疑

Mar. 2011Apr. 2011May, 2011

July, 2011Aug. 2011Oct. 2011

Dec. 2011

Feb. 2011

Feb. 2012 日本実装技術ロードマップ2013の担当分

野を各自に割り当て

２つの委員会活動を精力的にこなし、ITRS2011年版（公開未了）に貢献した。


1) ITRS 2011 ロードマップ作成（2011年8月1日提出完了）

・SiPロードマップ改版

・インターポーザのロードマップ追加

・車載半導体パッケージロードマップ作成

・三次元技術ロードマップ充実

・薄ウェーハのハンドリング

2) 新潟のナミックス㈱で8月3日にITRS Package Workshop会議開催。

ITRS 3名、STRJ 4名、JEITA 4名、ナミックス殿20名、全31名が参加。

3) 実装WG内で各種テーマの勉強会と情報交換

• 微細バンプ形成技術とチップスタック技術を使った3次元LSIの技術と今後の方向 (ソニー)

• 電子実装工学研究所（IMSI）の活動紹介 (ルネサス）

• LEDパッケージ技術紹介 (東芝)• 3D-TSVに関するASETとの質疑

(技術研究組合超先端電子技術開発機構: ASET)

２０１２０１11年度年度実装実装WGWG活動実績活動実績

しかし、ITRS 2011 Packageの章

はまだ未公開。


低密度実装を実現するパッケージ技術

2007年の携帯電話の実装基板 2011年のスマートフォンの実装基板

チップの微細化チップの多機能化

パッケージ内の高密度化

半導体デバイスの高密度化により、電子機器内部の半導体部品点数は減った。

http://techon.nikkeibp.co.jp/article/NEWS/20071219/144469/?SS=imgview&FD=747101219


チップの進化とパッケージへの要求チップの進化とパッケージへの要求

チップの進化パッケージの課題解決策詳細

Trの微細化サブストレートとチップの配線ルールのギャップが顕著に。外部ピン数の増加

サブストレートとチップの配線微細化の中間にインターポーザを導入Cuピラーへの切り替えが進行

(1)

(2)高速信号対応

Ultra Low k 層採用

伝送解析との協調設計

ストレス解析を駆使してLow k 層を保護するパッケージ設計 (Chip-package interaction)協調設計環境の向上

(3)

低電圧化電位の揺れ幅を抑制同時オンノイズ耐性の高い電源グランド設計

三次元化 TSV技術の確立と信頼性確保 TSVからのストレス、信頼性の確立

三次元構造からの放熱構造

(4)

低コスト化貴金属材料の駆逐サブストレートの低コスト化

銅ワイヤボンディングの量産展開協調設計により配線ネットを単純化し、サブストレート層数を削減

(5)

放熱対応材料の熱伝導率向上パワーデバイスの放熱

高放熱パッケージ構造高温耐T/Cダイボンド材料開発

(6)

周囲温度の高温化

車載用デバイスを主にTa=175℃要求が主流に。

高温信頼性の高い金属界面の確立封止材料の耐熱性向上

(6)


(1) (1) サブストレートとチップの微細化サブストレートとチップの微細化

のギャップを埋めるインターポーザのギャップを埋めるインターポーザシリコンに対して、サブストレートの配線微細化が遅れており、接続ピッチに大きなギャップがあった。

粗いピッチに整合させるために配線が長くなり、信号遅延のボトルネックだった。

配線数に限界があり、バス幅を広く取れない。

シリコン/ガラスインターポーザの微細配線によって、このギャップを埋める。


インターポーザの新ロードマップインターポーザの新ロードマップ

Tables treat SiTables treat Si--Intermediate, SiIntermediate, Si--base and glass base and glass Interposers separatelyInterposers separately

TSV Key Technical Parameters for Interposers

Intermediate Silicon Interposer Year of Production 2011 2012 2013

Minimum TSV pitch (um) 8 7.6 7.2Minimum TSV diameter (um) (D) 4 3.8 3.6TSV maximum aspect ratio (L/D) 10 10 10Minimum Si Wafer final thickness (um) 40 30 20TSV Methods and Materials see table AP14Via fill method Cu ECD Fill Cu ECD Fill Cu ECD Fill

TSV

TSV metal Cu Cu CuConstruction compatibility see interposer cross-sections Alignment requirement (um) (assume 25% exit dia) 1 0.95 0.9

Number of RDL Layers – Front side 2 2 2Number of RDL Layers – Back side 2 2 23D Integration

Interconnect methods

Cu-Cu, Cu-Sn-Cu, Cu-Ni/Au-

SnAg, AuSn


SnAg, AuSn


SnAg, AuSn


(2) (2) はんだバンプからはんだバンプからCuCuピラーへの移行ピラーへの移行

• 鉛フリー化Sn95Pb bump

SnAgCu/SnAg bump

Cu pillar + SnAg cap

• 狭ピッチ対応– 130um未満のエリアアレイ対応

– 周辺パッドバンプ対応

• 大電流対応 (銅の固有抵抗）

• アンダーフィル充填性– バンプ間の隙間

– ピラー高さ調整によるギャップ確保はんだバンプ → 銅ピラー


フリップチップの微細化に伴ってフリップチップの微細化に伴ってCuCuピラーに移行ピラーに移行

0

50

100

150

200

250

2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020

Bum

p pi

tch

(um

)

Low costHandheldHighperformance Peripheral

→

Solder bump Cu pillar

アプリケーションの広がりから、2011年版では周辺パッド型バンプ、低コスト民生品

用途、携帯電子機器・パソコン用途、高性能用途に分類して、各々の端子ピッチのロードマップを示した。

低コスト品は基板コストとのバランスから狭ピッチ化は遅い。


フリップチップ接合と樹脂封入方法フリップチップ接合と樹脂封入方法

Capillary underfill 毛細管現象で液状樹脂を注入する工法。

NCP/ACP 予め液状樹脂をサブストレートに塗布しておき、ボンディング時に加熱することで硬化と接続を同時に行う工法。

NCF/ACF 予めフィルム樹脂をサブストレートに貼り付けておき、ボンディング時に加熱することで硬化と接続を同時に行う工法。

No flow Underfill はんだリフロー工程で接続と樹脂硬化を同時に行う工法。

Mold underfill モールド工程とアンダーフィルを同時に行う工法。

Wafer-level underfill 樹脂をウェハに塗布もしくは貼り付けし、ボンディング時に硬化と接続を同時に行う

Pre-applying method

Underfill

Solder bump

Solder

Substrate

UnderfillAu bump

SolderSubstrate

metal filler

Underfill

Substrate

Bump

Underfill

Substrate

Bump

Solder bump NCF/NCP Au-solderACF/ACP

SubstrateSolder

Underfill

Cu-solder

Cu pillar

バンプピッチの微細化に伴って、多様な方法が出現。

●先樹脂方法：フリップチップ実装前に樹脂を予めサブストレートに塗布すると、

● Wafer- level underfill：予めウェーハ塗布して半硬化し、接合後に完全硬化。


(3) (3) ストレス解析を駆使してストレス解析を駆使してLow k Low k 層を層を保護するパッケージ設計保護するパッケージ設計 (CPI)(CPI)

Cuピラーとlow k層の採用によってサブストレートからのストレスが

直接チップに影響。


Low k Low k 層剥離層剥離(white bump)(white bump)ののFEMFEM分析分析

Energy release rate (ERR)に基づいて解析し、パッケージ設計へフィードバック


(4)(4)三次元三次元TSVTSV技術と信頼性の検証技術と信頼性の検証

• Cu-TSV周囲のXYストレスはTSV径の2乗で増加するので、Keep out zoneを小さくするためにはTSV径が小さいほど有利。→ TSV径の減少が加速

• アンダーフィル樹脂からのZストレスはチッ

プ厚が薄いほど大きい。

→ アンダーフィル樹脂の特性改善

→ チップ間ギャップの縮小

• チップ間ギャップが放熱を妨げる。

→ ギャップを小にできるCu-Cu拡散接

合に注目が集まる。

• TSVのロードマップはより微細化した値へと

加速している。

d

r

tg

トランジスタ位置 r

チップ厚 t

アンダーフィル起因

Cu-TSV起因

Trへ

のストレス

Trへ

のストレス

TSVの直径、チップ厚、チップ間ギャップ

が与える影響が次第に明確になってきた。

Silicon

Cu-TSV


(5)(5)銅ワイヤボンディングの量産展開銅ワイヤボンディングの量産展開

金ワイヤを銅ワイヤに置き換えることによるコスト低減が進行

Source: Dan Tracy, Semi, Semicon Taiwan 201100.10.20.30.40.50.60.70.80.9

1

Mate

rial C

ost

Rati

o

Au wire Pd-Cuwire

Pure Cuwire

• 現在はパラジウムコートした銅ワイヤが主流。

• 金線に比較して7割コスト低減

• 純銅ワイヤに変更すると更に3割コスト低減


StaggeredIn-line

アルミスプラッシュのために、金ワイヤに比較して銅ワイヤボンディングのパッドピッチは広いが、2016年までには技術的に解決して同一ピッチに対応できる。

(5)(5)銅ワイヤボンディングの量産展開銅ワイヤボンディングの量産展開

0

10

20

30

40

50

60

70

2010 2012 2014 2016 2018 2020

Au wire, singleCu wire, singleAu wire, staggeredCu wire, staggered

Al splash

Source: JJTR 2011 課題• パッド下強度の高い構造• 銅ワイヤのボンディング性• 銅線の評価項目の違い• 銅ワイヤの酸化防止管理• 樹脂の選択


(6)(6)高温／高放熱パッケージ構造高温／高放熱パッケージ構造

（車載電子機器のマーケット要求）（車載電子機器のマーケット要求）

1. Power Train1. Power TrainEngine/motorAT controlBattery

5. SafetyPredictive mechanismABS, air bagStability controlMonitoring a driver

ChassisSuspensionElectric power steering

2. NetworkingCANFlexRayMOST

3. Information &

Mobile Communication

GPS Navigation

Entertainment

Service

4. Body & Security

Air conditioning

Cipher door lockPower window

Intelligent beam

Audio

車のエレクトロニクス化、パワーデバイスのパワー密度向上によって、高温／高放熱パッケージが必要になっている。


半導体パッケージへの高温耐性要求半導体パッケージへの高温耐性要求

Unit 2010 2012 2014 2016 2018 2020高周囲温度 °C 125 125 125 125 125 125

パワーデバイス - Si-MOSFETSi-IGBT

Si-MOSFET, Si-IGBTSiC-MOSFET, GaN-MOSFET

高ジャンクション温度 °C 175 200 210 240 280 300

インバータのパワー密度 W/cm3 2 6 10 16 23 30

Package resistance mΩ 0.2 0.18 0.16 0.16 0.16 0.16

パワーデバイス

封入樹脂の耐熱温度 °C 175 200 200 200 200 200インバータのパワー密度の放熱に必要な熱抵抗(W/cm3) at 125°C.

°C/W 25 12.5 8.5 7.2 6.7 5.8

エンジン直截高温度 °C 155 155 155 155 175 175高ジャンクション温度 °C 175 175 175 175 200 200

ボンドパッド構造 - Al pad OPM OPM OPM OPM OPM

論理素子

接続材 - Au wire Au wire Au/Cu Au/Cu Au/Cu Au/Cu

周囲温度要求の高温化とジャンクション温度の高温化高放熱能力の必要性


~1.0mohm~0.5mohm~0.5mohm

Au wireAu wire

Die

Lead Frame(Source,Gate)

Au Wire

Die pad(Drain)

低抵抗パワー素子の実現低抵抗パワー素子の実現Lowering Ron → Reduction of Interconnection resistance Reduction of Interconnection resistance

Al ribbon

Cu clip

Thick Cu wire

Cu-Si-Cu stack


インバータ電力密度と必要な放熱能力インバータ電力密度と必要な放熱能力

0

100

200

300

400

500

600

700

2010 2012 2014 2016 2018 2020

電力密度 x 10 (W/cm3)

ドレインの電流密度 (A/cm2)

大ジャンクション温度(deg C)

大周囲温度 (℃)

インバータの熱抵抗 x 10 (deg C/W)

Introduction of SiC/GaN

SiC (炭化ケイ素)のジャンクション耐熱温度は高温を維持しているが、電力密度の高騰のために放熱能力が不可欠となる。

直接水冷

両面水冷

？


まとめまとめ

• チップの微細化とマルチチップパッケージング技術によって、電子機器内の半導体部品点数は減少しており、基板実装側には易しくなっている。

• 一方、半導体パッケージング技術への技術要求はより高くなっている。

– チップのもろさをカバーする応力設計

– 低電圧化、高速化を実現する電気設計

– ホットスポットと電力消費を緩和する放熱設計

– TSVの実用化ハードルが高く（TSV直径の微細化、放熱設計、樹脂）

• 半導体デバイスの使用環境は、ねじくぎ並みに厳しくなっている。→ 高温耐熱接合、高信頼性保証

低密度実装を可能にする...

Documents