未来を拓く先端技術

NTT技術ジャーナル 2006.3 79

いのかわ　 ひろし にしぐち かつひこ ふじわら あきら お の ゆきのり

猪川 洋　/西口 克彦　/藤原　 聡　/小野 行徳NTT物性科学基礎研究所

単電子デバイスとは

単電子デバイスは文字どおり電子１個の動きを操ることのできるデバイスです(1)．単電子デバイスの代表例である単電子トランジスタ（SET: Single-ElectronTransistor）は図１に示すとおり，現在のシリコン（Si）大規模集積回路（LSI:Large-Scale Integrated Circuit）で使用されている金属酸化膜半導体電界効果トランジスタ（MOSFET: Metal-Oxide-Semiconductor Field-EffectTransistor）と構造が似ており，動作原理にも類似点があります．すなわちどちらのトランジスタも，ゲート電圧に

よって（単電子島＊やチャネルに）誘起された電子数を変化させることでソース・ドレイン間の電流を制御します．しかしSETにおいては，単電子島を極めて小さくし，両側にトンネル障壁（小さな隙間）を設けることで，島中の電子数を１個２個の単位で正確に制御できるようにしています（図１(a)）．その結果，ゲート電圧に対してドレイン電流が周期的に増減する特異な特性が得られます．しきい値電圧を境にオフとオンの２状態が切り替わる単純なスイッチであるMOSFET（図１(b)）に比べて，SETはより高度な機能を持っているといえます．またMOSFETのチャネルには１～

10万個の電子が誘起されているのに対して，単電子島には数えられるほどの電子しか誘起されません．このため電子数に対応して消費電力を大幅に削減することができます．その他，MOSFETのソース・ドレイ

ン間距離は短くしすぎるとゲート電圧によるドレイン電流の制御ができなくなるのに対して，SETは小さくつくるほど安定に動作するため高密度の集積化にも有利といえます．

Siデバイスの優位性

このような優れた性質を持つ単電子デバイスは，将来の超低消費電力な情報処理を担うデバイスとして注目されてきました．しかし安定な室温動作に必要な単電子島の寸法が極めて小さいため（３～４nm），大きな寸法でも動作する低温での小規模な検討にとどまっていました．また単電子デバイスは少ない数の電子を扱うため，周囲の環境の影響を受けやすく動作が不安定と思われてきました．加えて単電子デバイスを使った回路では取り扱う信号が微小なため，外界と信号をやり取りする目的で従来のデバイスも一緒に組み込めることが望まれてき

超低消費電力の情報処理を実現する単電子デバイスの集積化にかかわる動向を紹介し

ます．シリコン（Si）を材料として使うことの優位性と単電子トランジスタの機能性を

生かした回路設計について説明し，さらなる低消費電力を実現する単電子転送デバイス

が室温でも動作し，近い将来のSi集積回路技術で作製できることを示します．

シリコン単電子デバイス集積化の最近の展望

未来を拓く先端技術シリコン（Si） 単電子デバイス 集積化

＊単電子島：極めて小さな金属もしくは半導体の島．電子１個（単電子）が入ったときの帯電エネルギーが熱エネルギーを上回るため，島への電子の出入りが制限され，島中の電子数が正確に定まるようになります．

図１　トランジスタの構造と特性の比較�

ソース� ドレイン�

１～10万個の電子の流れ�

チャネル�ゲート�

ソース� ドレイン�

単電子島�ゲート�

１個ずつの�　　電子の流れ�

トンネル障壁（小さな隙間）�

しきい値�電圧�

ドレイン電流�

ドレイン電流�

ゲート電圧　（　 ）�（a）　SET （b）　ＭOSFET

０ 　 １ 　 ２ 　 ３ 　 ４… �

単電子島中の電子数�

ゲート電圧　（　 ）�

（　）�（　）� IdId

Vg Vg

Vg Vg

IdId

NTT技術ジャーナル 2006.380

ました．NTTではこれらの課題にこたえるものとしてSiを材料とする単電子デバイスを検討してきました．Siは酸素雰囲気中で加熱すると安定な絶縁膜（SiO2）に変化し，残存するSiの寸法は縮小します（図２(a)）．この現象を利用することで描画技術の限界を下回る単電子島の寸法が実現し，高温動作する単電子デバイスが得られました（図２(b)）．またSiO2で覆われたSiデバイスは極

めて安定で，図２(c)に示すとおり作製後７年が経過しても特性は全く変わりません（図では見やすくするために1994年のデータを20,nA上にシフトしています）．加えてSiを材料とする場合には図２(d)に示すように近接した場所にSETとMOSFETを共存させることも可能になります．このようにSiを材料とすることで単電子デバイスの特徴（高機能，低消費電力，高集積度）を最大限に生かすことができるようになりました．

機能性を生かす回路設計

すでに述べたとおりSETのドレイン電流はゲート電圧に対して周期的に増減す

る極めて特異な性質を示すため，複雑な情報処理が単純な回路で実現できると期待されます．しかし，特異なトランジスタ特性を生かした回路設計法の体系化が課題でした．そこで東北大学の青木孝文教授らのグループと共同で，SETを

用いた算術演算回路の新設計法を開発しました．新設計法では各種の要素回路からなる「SET論理ゲートファミリー」を組み合わせることによって，任意の論理関数を系統的に合成することが可能となりました．

図３　SETによる演算ユニットの小型化��

SETによる回路�

ソース�

ドレイン�

クロック� 出力�

O1

O2

O3

入力�

単電子島�

従来のMOSFETによる回路�

１�

２�３�

５�６�

７�

４�

図２　Siを材料とした単電子デバイスの利点�

－0.5 0 0.5 1 1.5 2 2.5 3 3.50

2

4

6

8

10

12

ゲート電圧�（V）�

（nA）�

室温�ドレイン電流�

1 2 3 40

0.5

1

1.5

ゲート電圧�（V）�

（nA）�

ドレイン電流�

T=40 K�L=70 nm�W=40 nm�V =１mV

（b）　寸法縮小による高温動作� （d）　SETとMOSFETの共存�

MOSFET

SET

４００ nm

（a）　酸素零囲気中の加熱（酸化）によるSi寸法の縮小�

1 100℃酸化�

20 nm

SiO2

Si

５分� ４０分�

0 0.5 1 1.5 20

10

20

30

40

50

ゲート電圧�（V）�

（nA）�

ドレイン電流�

1994.6.10

2001.4.16

T=40 K�V =10 mV

（c）　長期間の安定動作�

７年後�

d

d

未来を拓く先端技術

NTT技術ジャーナル 2006.3 81

SET論理ゲートファミリーの有用性を示すために，算術演算回路の基本ユニットである７入力３出力カウンタを設計しました（図３）(2)．この図ではSET論理ゲートファミリーによる回路と，従来のMOSFETだけによる回路を比較しています．従来ならば1 9 4 個のMOSFETを必要とした回路が，たった４個のSETと10個のMOSFET（10分の１以下のトランジスタ数）でつくることができます．同回路の動作は，物理現象に基づく

SETモデルを組み込んだ回路シミュレータによって検証しました．このシミュレーションでは，0.25μm世代のLSI技術に対応するトランジスタ寸法と電源電圧を想定しましたが，100,MHzの動作周波数における消費電力はわずか１μWで，MOSFETだけで構成した回路の100分の１以下となりました．SETでは取り扱う電子数が少ないことと，トランジスタ数が少なくて済むことが相まって，大幅に消費電力が削減されています．

Siデバイスによる単電子転送

ここまで主に説明してきたSETでは単電子島の中の電子数は正確に制御できましたが，ソースから単電子島へ，単電子島からドレインに電子が移動するタイミングまでは正確には制御できませんでした．これに対して，電子１個１個の移動をタイミングも含めて正確に制御できるのが単電子転送デバイスです．これにより無駄な電子の流れをなくした究極の低消費電力回路が実現します．従来の単電子転送デバイスは構造や製造方法が複雑でしたが，Siを材料とすることで簡単に実現できることが分かってきました(3)．図４(a)にデバイス構造を示します．Si

の細線を酸化した後に２本のゲートを横切るように配置した非常にシンプルな構造です．トンネル障壁はゲート電圧によって電気的に形成されます．図４(b)に示すとおり，ゲート電圧を増減してゲート直下の電子の通りやすさを交互にオン，オフすることで，電子の転送が実現しま

す．ゲート１，２に挟まれたSi細線の領域（単電子島）を極めて小さくつくることにより，電子１個２個の単位で正確に電子を転送することができます．図４(c)は転送動作を高い周波数fで繰り返したときに流れる電流が，デバイス全体を覆う上層ゲート電圧とドレイン電圧に対してどのように依存するかを等高線プロットで表したものです．eを素電荷とすると，１回の転送動作で電子１個が運ばれるときにはefの電流が流れ，２個が運ばれるときには2efの電流が流れます．図中には電流efや2efの領域が明瞭に存在し，正確な転送が行えることが示されています．

単電子転送と検出を組み合わせた新型メモリ

単電子転送デバイスと電子１個を検知することができる高感度な電子検出器を組み合わせてメモリを作製しました(4)．これは電子の個数に情報を持たせて情報処理を行う超低消費電力回路の実現に向けた第一歩です．

図４　単電子転送デバイス���

（b）　転送動作の手順� （c）　転送電流の等高線プロット�

ソース� ドレイン�

Si細線� 単電子島�

ゲート１　ゲート２�

上層ゲート�

（a）　デバイスの構造�

①ゲート１オン�

②ゲート１オフ�

③ゲート２オン�

④ゲート２オフ�

同様の手順を繰り返す�

－0.2 －0.1 0.0 0.1 0.2（V）�

（V）�

－0.20

－0.10

0.00

ドレイン電圧�

上層ゲート電圧

2ef

ef

電流＝0

ef

0

T＝20K

: 素電荷, 　: 繰り返し周波数�e f

本メモリでは図５(a)に示すとおり単電子転送デバイスの一端（ドレイン側）が切り取られた構造となっており，切り取られた先端部分が電子を蓄えるメモリ領域として使われています．この領域に近接して配置した微細なMOSFETが蓄えられた電子数を検出します．図５(b)はゲート１，２を交互に繰り

返しオン，オフした際の電子検出器の電流を示したものです．単電子転送によりメモリ領域に蓄えられる電子が増えると電子検出器のチャネルに誘起される電子が減って電流が階段状に減少します．ソース側に掛ける電圧を減らして電子が単電子島に入りやすくすることにより，１回に転送される電子数を２個もしくは３個に増やすことも可能です．同図は電子の数で16（＝24）通りの異なった状態を記憶できることを示しており，２つの状態で記憶する通常のメモリに比べて４倍の記憶容量が得られることが分かります．この実験ではゲート１，２間のピッチ

を100,nmまで減らし，負の電圧をゲート１，２や基板に加えることで実効的な単電子島の寸法を縮小し，室温動作を実現しました．国際半導体技術ロードマップ（ITRS:

International Technology Roadmapfor Semiconductors）によればゲート間ピッチが100,nmレベルの微細加工によるSi LSIは2009年ごろから量産可能になると予想されています．したがって本メモリは製造技術の面では実用に近いといえます．

今後の展開

Siの単電子デバイスは寸法縮小による高温動作，特性の安定性，通常のLSIとの融合などの点で優れているため，超低消費電力で情報処理を行うデバイスとして期待されています．特に単電子転送デバイスは，電子の移動の正確な制御により究極の低消費電力回路が実現できること，近い将来のLSI技術でも製造

できることなどの理由から重要度が高まっています．今後は単電子転送のエラーやデバイス中の少数の欠陥の評価などを通して，大規模に集積化した際の問題を洗い出し，デバイスや回路レベルで対策を検討して実用化への道筋をつけたいと考えています．

■参考文献(1) 橋：“単電子デバイス－たった１個の電子で動作する究極のデバイス，”NTT技術ジャーナル，Vol. 11, No. 10, pp. 16-19, 1999.

(2) H. Inokawa, Y. Takahashi, K. Degawa, T. Aoki,and T. Higuchi：“A Simulation Methodologyfor Single-Electron Multiple-Valued Logics andIts Application to a Latched Parallel Counter，”IEICE TRANS. ELECTRON, Vol. E87-C,No.11, pp.1818 -1826, 2004.

(3) A. Fujiwara, N.M. Zimmerman, Y. Ono, and Y.Takahashi：“Current quantization due tosingle-electron transfer in Si-wire charge-coupled devices，”Appl. Phys. Lett., Vol. 84,No. 8, pp. 1323-1325, 2004.

(4) K. Nishiguchi, A. Fujiwara, Y. Ono, H.Inokawa, and Y. Takahashi： “ Room-temperature single-electron transfer anddetection with silicon nanodevices，”2004International Electron Devices Meeting(IEDM) Technical Digest, pp. 199-202, 2004.

NTT技術ジャーナル 2006.382

（後列左から）藤原 聡/ 小野 行徳

（前列左から）猪川 洋/ 西口 克彦

情報通信社会の持続的な発展を可能とする革新的な超低エネルギー消費・高機能デバイスの創出を目指して研究を続けています．

◆問い合わせ先NTT物性科学基礎研究所ナノデバイス研究グループTEL 046-240-2641FAX 046-240-4317E-mail ono@aecl.ntt.co.jp

図５　単電子転送と検出を組み合わせた新型メモリ��

単電子転送デバイス�

ゲート１�ゲート２�

� 単電子島� メモリ領域�

電子�

MOSFET�電子検出器�

100 nm

（a）　デバイスの構造�

（b）　動作波形�

950�

900�

850

電子検出器の電流�

ソース電圧（V）�

１周期の�転送電子数�

１電子�

２電子�３�電子�

室温動作�

オン�オフ�オン�オフ�

ゲート１�

ゲート２�

１周期�

時間�

10μs

0.15 0.20 0.28（pA）�

（s）�0　　　2 　　 4 　　 6 　　 8 　　 10時 間�

ソース�