wet etching characteristics of cu surface for cu-cu pattern … › da6f ›...

of 7 /7
Journal of the Microelectronics & Packaging Society http://dx.doi.org/10.6117/kmeps.2012.19.1.039 Vol. 19, No. 1, p. 39-45. 2012 39 Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가 박종명 1 ·김영래 2 ·김성동 2 ·김재원 3 ·박영배 1,1 안동대학교 신소재공학부 청정에너지소재기술연구센터, 2 서울과학기술대학교 기계설계자동화공학부 서울테크노파크 3 한국기계연구원 나노융합기계연구본부 Wet Etching Characteristics of Cu Surface for Cu-Cu Pattern Direct Bonds Jong-Myeong Park 1 , Yeong-Rae Kim 2 , Sung-Dong Kim 2 , Jae-Won Kim 3 and Young-Bae Park 1† 1 School of Materials Science and Engineering, Andong National University, Andong, 760-749, Korea 2 Mechanical design and automation engineering, Seoul National University of Science and Technology & Seoul Technopark, Seoul 139-743, Korea 3 Department of Nano-Mechanics, Korea Institute of Machinery & Materials, 161 Jang-dong, Yuseong-gu, Daejeon, Korea (2011 12 12 접수: 2012 1 2 수정: 2012 2 24 게재확정) : Cu-Cu 패턴의 직접접합 공정을 위하여 Buffered Oxide Etch(BOE) Hydrofluoric acid(HF) 습식 조건에 따른 Cu SiO 2 식각 특성에 대한 평가를 수행하였다. 접촉식 3 차원측정기(3D-Profiler) 이용하여 Cu SiO 2 단차 Chemical Mechanical Polishing(CMP) 의한 Cu dishing 정도를 분석 하였다. 실험 결과 BOE HF 습식 식각 시간이 증가함에 따라 단차가 증가 하였고, BOE HF 보다 식각 속도가 빠른 것을 확인하였다. BOE HF 습식 Cu dishing 식각시간 증가에 따라 감소하였다. 식각 산화막 유무를 알아보기 위해 Cu 표면을 X- 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS) 이용하여 분석 결과 HF 습식 식각 BOE 습식 식각보다 Cu 표면 산화막이 상대적으로 얇아 것을 확인하였다. Abstract: Three-dimensional integrated circuit(3D IC) technology has become increasingly important due to the demand for high system performance and functionality. In this work, BOE and HF wet etching of Cu line surfaces after CMP were conducted for Cu-Cu pattern direct bonding. Step height of Cu and SiO 2 as well as Cu dishing after Cu CMP were analyzed by the 3D-Profiler. Step height increased and Cu dishing decreased with increasing BOE and HF wet etching times. XPS analysis of Cu surface revealed that Cu surface oxide layer was partially removed by BOE and HF wet etching treatment. BOE treatment showed not only the effective SiO 2 etching but also reduced dishing and Cu surface oxide rather than HF treatment, which can be used as an meaningful process data for reliable Cu-Cu pattern bonding characteristics. Keywords: Wet etching, Silicon oxide etching, Cu-Cu pattern, CMP dishing, XPS depth profile 1. 최근 스마트폰, 노트북 타블렛 PC 휴대기기의 속한 고성능화, 경박단소화 패키징 방법이 요구 되고 . Through Silicon Via(TSV) 기술은 실리콘 웨이퍼를 마이크로미터 두께로 얇게 만든 칩에 직접 구멍을 동일한 칩을 수직으로 적층해 관통 전극으로 연결하 3 차원 System-in-Package(SiP) 방법으로 기존의 패키지 비해 제한된 면적 내에 많은 소자를 만들고, 부피와 게를 최소화 있고, 고성능 전력소모를 줄일 있는 장점이 있어 최근 활발히 연구 되고 있다. 1-4) 3 차원 SiP 구조에서 칩과 칩을 연결하는 금속 접합 방법으로 Cu-Solder-Cu 접합 방법이 널리 이용되고 있다. 하지만 Cu 솔더 사이에서는 Cu 6 Sn 5 , Cu 3 Sn 같은 금속간화 합물(Intermatallic compound, IMC)커켄달 보이드 (Kirkendall void, KV) 형성되어 기계적, 전기적 신뢰성 떨어트리는 요인이 된다. 5-7) B. H. Lee 6) Cu bump/Sn/ Cu bump 구조에서 TSV 접합을 위하여 여러 번의 리플 로우(reflow) 공정 Cu 6 Sn 5 급격하게 증가한다고 하였다. J. Y. Kim 8) Cu/Sn-3.5Ag 구조에서 드랍 스트(Drop impact test) 결과 Cu 솔더 계면에 커켄달 이드가 많이 분포 할수록 기계적 성능을 저해 시킨다고 보고 하였다. 이러한 기존의 솔더 접합에서의 문제점을 해결하기 위한 대안으로 Cu-Cu 직접 접합이 주목 받고 있다. 하지만 Cu-Cu 접합은 높은 온도(400 o C) 요구하 때문에 비교적 열에 약한 Low-K 물질이나 폴리머 Corresponding author E-mail: [email protected]

Author: others

Post on 29-Jun-2020

1 views

Category:

Documents


0 download

Embed Size (px)

TRANSCRIPT

  • Journal of the Microelectronics & Packaging Society http://dx.doi.org/10.6117/kmeps.2012.19.1.039

    Vol. 19, No. 1, p. 39-45. 2012

    39

    Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가

    박종명1·김영래2·김성동2·김재원3·박영배1,†

    1안동대학교 신소재공학부 청정에너지소재기술연구센터, 2서울과학기술대학교 기계설계자동화공학부 및 서울테크노파크3한국기계연구원 나노융합기계연구본부

    Wet Etching Characteristics of Cu Surface for Cu-Cu Pattern Direct Bonds

    Jong-Myeong Park1, Yeong-Rae Kim2, Sung-Dong Kim2, Jae-Won Kim3 and Young-Bae Park1†

    1School of Materials Science and Engineering, Andong National University, Andong, 760-749, Korea2Mechanical design and automation engineering, Seoul National University of Science and Technology & Seoul

    Technopark, Seoul 139-743, Korea3Department of Nano-Mechanics, Korea Institute of Machinery & Materials, 161 Jang-dong, Yuseong-gu, Daejeon, Korea

    (2011년 12월 12일 접수: 2012년 1월 2일 수정: 2012년 2월 24일 게재확정)

    초 록: Cu-Cu 패턴의 직접접합 공정을 위하여 Buffered Oxide Etch(BOE) 및 Hydrofluoric acid(HF)의 습식 조건에

    따른 Cu와 SiO2의 식각 특성에 대한 평가를 수행하였다. 접촉식 3차원측정기(3D-Profiler)를 이용하여 Cu와 SiO2의 단차

    및 Chemical Mechanical Polishing(CMP)에 의한 Cu의 dishing된 정도를 분석 하였다. 실험 결과 BOE 및 HF 습식 식각

    시간이 증가함에 따라 단차가 증가 하였고, BOE가 HF보다 더 식각 속도가 빠른 것을 확인하였다. BOE 및 HF 습식 식

    각 후 Cu의 dishing도 식각시간 증가에 따라 감소하였다. 식각 후 산화막 유무를 알아보기 위해 Cu표면을 X-선 광전자

    분광법(X-ray Photoelectron Spectroscopy, XPS)를 이용하여 분석 한 결과 HF습식 식각 후 BOE습식 식각보다 Cu표면

    산화막이 상대적으로 더 얇아 진 것을 확인하였다.

    Abstract: Three-dimensional integrated circuit(3D IC) technology has become increasingly important due to the demand

    for high system performance and functionality. In this work, BOE and HF wet etching of Cu line surfaces after CMP

    were conducted for Cu-Cu pattern direct bonding. Step height of Cu and SiO2 as well as Cu dishing after Cu CMP were

    analyzed by the 3D-Profiler. Step height increased and Cu dishing decreased with increasing BOE and HF wet etching

    times. XPS analysis of Cu surface revealed that Cu surface oxide layer was partially removed by BOE and HF wet etching

    treatment. BOE treatment showed not only the effective SiO2 etching but also reduced dishing and Cu surface oxide rather

    than HF treatment, which can be used as an meaningful process data for reliable Cu-Cu pattern bonding characteristics.

    Keywords: Wet etching, Silicon oxide etching, Cu-Cu pattern, CMP dishing, XPS depth profile

    1. 서 론

    최근 스마트폰, 노트북 및 타블렛 PC 등 휴대기기의 급

    속한 고성능화, 경박단소화 패키징 방법이 요구 되고 있

    다. Through Silicon Via(TSV) 기술은 실리콘 웨이퍼를 수

    십 마이크로미터 두께로 얇게 만든 칩에 직접 구멍을 뚫

    고 동일한 칩을 수직으로 적층해 관통 전극으로 연결하

    는 3차원 System-in-Package(SiP) 방법으로 기존의 패키지

    에 비해 제한된 면적 내에 많은 소자를 만들고, 부피와 무

    게를 최소화 할 수 있고, 고성능 및 전력소모를 줄일 수

    있는 장점이 있어 최근 활발히 연구 되고 있다.1-4) 3차원

    SiP 구조에서 칩과 칩을 연결하는 금속 접합 방법으로

    Cu-Solder-Cu 접합 방법이 널리 이용되고 있다. 하지만

    Cu 와 솔더 사이에서는 Cu6Sn5, Cu3Sn 과 같은 금속간화

    합물(Intermatallic compound, IMC)과 커켄달 보이드

    (Kirkendall void, KV)가 형성되어 기계적, 전기적 신뢰성

    을 떨어트리는 요인이 된다.5-7) B. H. Lee6)는 Cu bump/Sn/

    Cu bump 구조에서 TSV 접합을 위하여 여러 번의 리플

    로우(reflow) 공정 시 Cu6Sn5가 급격하게 증가한다고 보

    고 하였다. J. Y. Kim8)는 Cu/Sn-3.5Ag 구조에서 드랍 테

    스트(Drop impact test) 결과 Cu 와 솔더 계면에 커켄달 보

    이드가 많이 분포 할수록 기계적 성능을 저해 시킨다고

    보고 하였다. 이러한 기존의 솔더 접합에서의 문제점을

    해결하기 위한 대안으로 Cu-Cu 직접 접합이 주목 받고

    있다. 하지만 Cu-Cu 접합은 높은 온도(400oC)를 요구하

    기 때문에 비교적 열에 약한 Low-K 물질이나 폴리머 물

    †Corresponding author

    E-mail: [email protected].ac.kr

  • 40 박종명·김영래·김성동·김재원·박영배

    마이크로전자 및 패키징학회지 제19권 제1호 (2012)

    질의 손상을 입는 등 문제점이 있어 저온 접합 공정이 요

    구되어 진다.9-11) Cu-Cu 저온 접합시 Cu 표면의 산화막으

    로 인해 충분한 상호확산이 이루어지지 못하여 접합 특

    성에 문제가 발생한다고 보고되고 있다.12,13) 또한 Cu 표

    면 산화막이 제거 되었더라도 Cu-Cu 패턴구조에서 접합

    을 할 경우, 공정 과정에서 Chemical Mechanical Polishing

    (CMP)의 영향으로 Cu의 dishing 현상이 발생하게 된다.

    CMP에 의한 Cu dishing은 접합부의 접촉 면적을 줄이고

    접합 후 후속 열처리를 하여도 제대로 접합이 되지 않는

    다고 보고되었다.14) 그러므로 Cu 패턴 접합을 하기 위해

    서 추가적인 식각 공정이 요구된다. 이에 따라 접합 전

    SiO2와 CMP에 의한 Cu의 dishing 현상의 제거에 대한 중

    요성이 대두되고 있다. 이러한 문제를 해결하기 위해서

    는 SiO2를 식각하기 위한 식각 공정의 도입이나 표면 전

    처리를 통해 접합 특성을 향상 시켜야 한다.

    본 연구에서는 Cu-Cu 패턴의 직접 접합을 하기 위해서

    Buffered Oxide Etch(BOE)용액과 Hydrofluoric acid(HF)용

    액을 이용하여 SiO2 식각을 실시하였으며, 접합시 우수한

    공정조건을 확보 하기위해 식각 후 3D-Profiler 및 X-선

    광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)을

    통해 CMP에 의한 Cu dishing 및 Cu 표면 산화막 식각 특

    성을 평가하였다. 도출된 결과를 통해 BOE, HF 습식 처

    리 중 Cu-Cu 패턴 접합에 가장 접합한 최적의 조건을 확

    보하였다.

    2. 실험방법

    Cu-Cu 패턴 접합 시 SiO2 및 Cu의 식각 특성을 평가하

    기 위해 다음과 같은 시험편을 제작하였다. 8인치 실리

    콘 웨이퍼(725 µm)위에 SiO2를 700 nm 두께로 형성하고

    마스크를 이용하여 패터닝을 한 뒤 Ti를 30 nm 두께로

    증착하였다. Ti층 위에 Cu 700 nm를 DC 마그네트론 스

    퍼터로 증착 후 200 nm 두께의 Cu를 CMP 공정으로 제

    거하였다. CMP공정 시 조건은 80 RPM으로 폴리싱 패

    드가 회전하면서 24 kPa의 압력으로 15초간 Cu를 CMP

    한 뒤 7초간 over 폴리싱을 진행하였다. CMP공정이 완료

    된 웨이퍼는 다이싱(dicing) 장비에서 다이아몬드 블레이

    드로 20 mm× 20 mm의 크기로 조각을 내었다. 조각 낸 웨

    이퍼를 25oC 온도에서 vol. 40% NH4F용액과 vol. 49% HF

    용액이 6:1비율로 만들어진 BOE용액으로 0, 0.5, 1, 2, 3,

    5분간 습식 식각 하였고, DI water와 vol. 49% HF용액을

    20:1비율로 만들어진 HF용액으로 0, 1, 5, 10, 15, 20분간

    습식 식각 하였다. 식각 시간에 따른 시험편 표면의 변화

    를 알아보기 위해 레이저의 굴절률 변화에 따른 파장변

    화로 시료의 두께를 측정하는 두께 측정기(nano spec) 및

    접촉식 3차원 측정기(3D-profiler)로 SiO2와 Cu의 단차와

    dishing을 측정하였다. 습식 식각 후 Cu 표면의 미세구조변

    화를 관찰하기 위해 주사전자현미경(Scanning electron

    microscope, SEM)을 이용하여 미세구조를 관찰 하였고, 주

    사탐침현미경(Atomic force microscopy, AFM)을 이용하

    여 표면조도를 측정하였다. 이때, 주사탐침현미경의 표면

    측정범위는 10 µm×10 µm 단위면적에서 측정되었다. Cu-

    Cu 패턴 접합 공정을 위한 습식 식각 실험의 시험편은 Cu

    의 폭/간격이 50 µm/50 µm, 100 µm의 시험편과 50 µm,

    100 µm/100 µm의 시험편을 사용하였으며 식각 공정에

    대한 모식도를 Fig. 1에 나타내었다.

    3. 결과 및 고찰

    BOE, HF용액에 대한 식각 비율을 알아보기 위해 두께

    측정기 및 접촉식 3차원 측정기를 통해 측정하여 Fig. 2

    에 나타내었고, BOE 및 HF에 용액에 의한 SiO2의 식각

    Fig. 1. Schematic illustration of wet etching test.

    Fig. 2. Effect of wet etching time on etched thickness of silicon

    oxide: (a) BOE etch rate, (b) HF etch rate.

  • Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가 41

    J. Microelectron. Packag. Soc. Vol. 19, No. 1 (2012)

    은 각각 식 1, 2와 같은 열역학적 반응식에 따라 Si의 산

    화막의 효과적인 제거가 가능하다고 보고되어 있다.15,16)

    SiO2 + 4HF + 2NH4F → (NH4)2SiF6 + 2H2O (1)

    SiO2 + 6HF → H2SiF6 + 2H2O (2)

    BOE 0.5, 1, 2, 3, 5분 시간에 따른 SiO2의 식각은 각각

    59.1, 98.1, 192.5, 263.2, 441.5 nm로 측정 되었고 HF 1, 5,

    10, 15, 20분 습식 식각에 따른 단차는 각각 25.8, 80.9,

    139.8, 199.4, 264.6 nm로 측정되었다. 두 용액에 대한 식

    각율은 BOE용액 86.4 nm/min, HF용액 12.8 nm/min이 나

    왔으며, 7(BOE):1(HF)비율로 BOE용액이 HF용액에 비해

    SiO2의 식각율 및 Cu에 대한 선택비도 우수하였다. SiO2

    식각시 일반적으로 HF용액은 반응속도가 빠르며 강력하

    지만 반응이 HF를 소모하여 식각 시간에 따라 식각율이

    감소한다고 알려져 있다.17) 본 연구에서도 HF 식각 시간

    에 따라 SiO2의 식각율이 감소할 것으로 예상 하였으나

    감소하지 않았다. 반면 BOE용액은 HF를 NF4F와 섞어

    HF를 완충 시키며 SiO2를 선택적으로 제거하며 소모하

    는 HF농도를 유지시켜 준다고 보고되어 있다.17) 이에 따

    라 BOE용액이 식각율이 더 높게 나온 것이라 판단된다.

    습식 식각에 따른 표면의 미세구조 변화를 알아보기 위

    해 SEM을 통해 관찰하여 Fig. 3에 나타내었다. 습식 식

    각을 하지 않은 경우 Fig. 3(a)를 보면 미세한 잔여물들이

    Cu표면의 전체적인 영역에 분포된 것을 볼 수 있으며,

    Fig. 3(b)는 Fig. 3(a)보다 적은 잔여물이 존재하는 것을 확

    인 할 수 있었다. Fig. 3(c)의 경우는 표면의 잔여물이 거

    의 사라진 것을 관찰 할 수 있었다. Cu 패턴의 간격에 따

    른 BOE와 HF용액의 식각 시간에 따른 Cu와 SiO2의 단

    차(Step height)를 Fig. 4에 나타내었다. 습식 식각 시간이

    증가할수록 Cu와 SiO2의 단차가 증가하는 것을 관찰 할

    수 있었지만, 패턴 간격에 따른 식각 특성은 볼 수 없었

    다. BOE용액으로 습식 식각을 한 경우 Fig. 4(a)에서 보

    여지는 것과 같이 식각시간 1분까지는 SiO2에 매몰되어

    있던 Cu가 드러나지 않았으나 2분 이후 간격이 50 µm 조

    건에서는 88.08, 154.89, 341.93 nm로 드러났고, 간격이

    100 µm 조건에서는 80.65, 159.49, 345.05 nm로 드러났다.

    Fig. 4(b)와 같이 HF용액으로 식각을 했을 경우 간격이

    50 µm 조건에서는 10분 이상 오랜 시간으로 처리를 해야

    27.26 nm로 Cu가 드러나게 되었고, 15분 이상 과도하게

    식각시 용액에 의해 Cu가 손상되거나 Cu패턴이 사라지

    는 것을 관찰 할 수 있었다. 간격이 100 µm 조건에서는

    10분 이후 51.67, 101.47, 106.41 nm로 드러났다. Fig. 5는

    CMP에 의한 Cu dishing을 패턴 간격에 따른 결과로 나타

    내었다. BOE처리 시 패턴 간격에 대한 영향은 미비하였

    으나, 간격이 50 µm 조건에서 습식 식각 1분 이후 64.9,

    55.2, 43.9, 38.9, 28.6 nm가 나왔으며, 간격이 100 µm 조

    건에서 63.3, 46.8, 39.4, 37.3, 28.3 nm로 식각 시간이 증

    가함에 따라 Cu의 dishing이 감소하는 것을 관찰하였고,

    Fig. 3. Top view SEM image of Cu surface: (a) No treatment, (b) BOE 2min, (c) HF 10min.

    Fig. 4. Effects of wet etching time and line space on step height

    of pattern: (a) BOE, (b) HF.

  • 42 박종명·김영래·김성동·김재원·박영배

    마이크로전자 및 패키징학회지 제19권 제1호 (2012)

    5분 이상 처리를 했을 시 Cu의 손상에 의한 dishing 측정

    이 불가능하게 되었다. 반면 HF처리 시 간격이 50 µm 조

    건에서 64.9, 63.9, 16.1, 4.7 nm로 dishing이 급격히 감소

    하였으며, 15분 이상 과도하게 습식 식각 했을 시 Cu가

    습식 용액에 의해 많이 손상이 되어 Cu 패턴이 SiO2와 분

    리가 되었다. 간격이 100 µm 조건에서 63.3, 65.1, 39.7,

    31.9, 16.1, 0.6 nm로 dishing이 감소하였다. 습식 식각에

    대한 Cu의 dishing은 가장자리의 날카로운 부분이 중간

    부분보다 에너지가 높고 불안정하기 때문에 식각 용액에

    영향을 받아서 dishing이 감소한 것으로 판단된다.18) Cu

    패턴의 폭에 따른 BOE와 HF용액의 식각 시간에 따른 Cu

    와 SiO2의 단차를 Fig. 6에 나타내었다. BOE용액으로 식

    각을 한 경우 Fig. 6(a)와 같이 폭이 50 µm 조건에서 2분

    이후 80.65, 159.49, 345.05 nm로 SiO2에 매몰되어 있던

    Cu가 드러났고, 폭이 100 µm 조건에서 1분 이후 42.42,

    53.55, 125.85, 304.67 nm로 드러났다. Fig. 4(b)와 같이 HF

    용액으로 습식 식각을 했을 경우 Cu의 폭이 50 µm 조건

    에서 10분 이후 51.67, 101.47, 160.41 nm로 나왔고, Cu의

    폭이 100 µm 조건에서 8.87, 98.72, 135.58 nm로 Cu가 드

    러나는 것을 확인하였다. Fig. 6(a)와 (b)에서 보여지는 것

    과 같이 Cu 패턴의 폭이 더 좁을수록 dishing의 깊이가 얕

    아 같은 시간 습식 식각을 진행했음에도 Cu와 SiO2의 단

    차가 더 높게 측정 되었다. Fig. 7은 CMP에 대한 Cu

    dishing을 패턴의 폭에 따른 결과로 나타내었다. Fig. 5(a)

    와 (b)에서 같이 폭이 50 µm 조건에서는 습식 식각 시간

    이 증가함에 따른 Cu의 dishing이 감소하는 것을 확인하

    였고, 폭이 100 µm 조건에서 BOE 습식 식각시 시간에 따

    라 63.3, 46.8, 39.4, 37.4, 28.3 nm로 측정되었다. 폭이

    100 µm 조건에서 HF 습식 식각시 각각 67, 78, 66.4, 55.3,

    19.5, 20.4 nm로 측정되었다. Cu 패턴의 폭이 넓은 조건이

    CMP시 over 연마단계에서 층간절연막의 연마 속도와 금

    속의 연마 속도의 차이에 따라 패턴폭이 넓게 되면 금속

    이 선택적으로 연마되어 중앙부가 들어가게 되고, Cu 패

    턴 폭이 넓을수록 dishing이 커지게 된다.19) 따라서 Cu 패

    턴의 폭이 넓을수록 dishing이 심하기 때문에 폭이 넓은

    조건이 식각에 의한 dishing이 감소하는 경향이 크지 않

    았다. Fig. 8은 BOE 및 HF의 습식 식각 전과 후에 따른

    Cu와 SiO2의 단차를 AFM장비로 측정 하였다. 습식 식각

    전 Fig. 8(a)를 보면 Cu부분이 양쪽의 SiO2에 비해 아래

    방향으로 중앙부가 들어가 있고, 표면의 미세입자들이 많

    이 존재하는 것을 확인 할 수 있다. 반면에 Fig. 8(b)와 같

    이 습식 식각 후 Cu가 양쪽의 SiO2에 비해 돌출된 것을

    확인 할 수 있으며, 미세 입자 또한 조금 감소하였다. 식

    각 시간에 따른 표면조도를 관찰하기 위해 AFM으로 측

    정한 결과를 Fig. 9에 나타내었다. AFM 측정 결과 BOE

    처리 후 Ra(Roughness averge)값은 각각 39.3, 18.6, 20,

    Fig. 5. Effects of wet etching time and line space on Cu dishing

    of pattern: (a) BOE, (b) HF.

    Fig. 6. Effects of wet etching time and line width on step height

    of pattern: (a) BOE, (b) HF.

  • Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가 43

    J. Microelectron. Packag. Soc. Vol. 19, No. 1 (2012)

    25.3, 24.3, 20.2 nm이고, RMS(Roughness Means Square)

    값은 각각 85.7, 24, 26, 33, 35, 26.4 nm로 측정되었다. HF

    처리 한 경우 Ra값은 각각 39.3, 11.4, 1.6, 2.4, 1.8, 2.6 nm

    이고, RMS값은 각각 85.7, 28, 3.8, 6.2, 3, 4.4 nm로 측정

    되었다. 표면조도 측정 결과 식각 후 Cu표면의 평균 거

    칠기와 표준편차가 감소하였지만 식각 시간에 따라서 큰

    변화는 나타나지 않았고, HF용액이 BOE용액보다 거칠

    기가 더 많이 감소하는 것을 확인하였다. Cu-Cu 직접접

    합시 CMP에 의한 Cu 표면의 균일도는 최소 50 nm이하

    가 되어야 접합이 가능하며, 좋은 접합 특성을 얻기 위해

    서 10 nm이하를 요구한다고 보고되었다.20) 본 연구에서

    BOE 및 HF 습식 식각 후 Cu 표면 거칠기 값은 50 nm이

    하의 값을 만족하였고, Cu dishing 측정값 역시 패턴폭이

    50 µm의 조건에서 식각 후 50 nm의 값을 만족하여 접합

    이 가능할 것이라 예상된다. 하지만 Cu-Cu 직접접합시

    Cu 표면거칠기가 10 nm이하를 만족하더라도 Cu의

    dishing이 있게 되면 패턴의 중앙부는 들어가 있어 전체

    적으로 접촉이 되지 않으며, 모서리 부분만이 접촉 되기

    때문에 접촉 면적이 거칠기보다 dishing이 더 적으므로

    dishing이 접합특성에 더 큰 영향을 줄것으로 판단된다.

    Fig. 10은 Cu 표면으로부터 Ar 이온으로 스퍼터하여 XPS

    depth profile 분석을 실시하였다. 그 결과 스퍼터 시간에

    따라 Cu, O, C, Si원소 함유량을 나타내었다. Fig. 10(a)은

    습식 식각을 하지 않은 Cu표면을 분석한 결과로써 스퍼

    터 시간 1000초 진행하였을 경우 Cu 원소 함유량이 30%

    밖에 되지 않았다. 하지만 Fig. 10(b)은 BOE 2분 습식 처

    Fig. 7. Effects of wet etching time and line width on Cu dishing

    of pattern: (a) BOE, (b) HF.

    Fig. 8. AFM image of Cu line with 50 µm width/50 µm space after

    BOE wet etching: (a) before wet etching, (b) after BOE wet

    etching.

    Fig. 9. Effect of wet etching times on Cu surface roughness: (a)

    BOE, (b) HF.

  • 44 박종명·김영래·김성동·김재원·박영배

    마이크로전자 및 패키징학회지 제19권 제1호 (2012)

    리한 Cu표면을 분석한 결과로써 스퍼터 시간이 200초가

    되면 Cu의 함유량이 80%이상이 되었고, Fig. 10(c)과 같

    이 HF 10분 습식 처리 한 경우는 스퍼터 시간 100초가

    되면 Cu의 함유량이 80%이상이 되었다. BOE 및 HF용액

    에서 Cu표면의 산화막 식각은 식 3, 4와 같은 열역학적

    반응식에 따라 제거가 가능하다고 보고되어 있다.21)

    2Cu2O + 4HF → 2Cu + 2CuF2 + 2H2O (3)

    4CuO + 4HF → 2Cu + 2CuF2 + 2H2O + O2 (4)

    동일한 측정범위 내에서 습식 처리를 하지 않은 경우

    에는 산소량이 많이 검출되었지만, BOE 2분 또는 HF 10

    분 처리 이후에는 산소량이 감소한 것으로 보아 습식 처

    리한 시험편의 Cu표면에 상대적으로 얇은 산화막층이 있

    을 것이라고 판단된다. 이전 실험9) 결과에 의하면, CMP

    를 하지 않은 Cu 박막에서 Cu 표면을 표면 및 depth로

    XPS 분석한 결과 Cu2O 또는 CuO가 같이 검출이 되었으

    며, HF & H2SO4로 Cu 표면을 습식전처리 후 상대적으로

    CuO의 양이 감소한다고 보고된바 있다. 또한 Cu 표면 산

    화막의 Cu2O는 대기중에서 불안정한 상태이므로 CuO를

    만들고 CuO가 더 두꺼워지기 때문에 CuO가 많이 제거

    되면 Cu-Cu 접합 특성 및 계면접착에너지가 증가한다고

    보고되어 있다.9) 이에 따라 본 연구에서도 Cu 표면에 존

    재하는 산화막은 Cu2O와 CuO가 검출 될 것으로 예상하

    며, 습식 식각 후 상대적으로 CuO의 양이 감소하였을 것

    으로 판단된다.

    4. 결 론

    습식 처리 조건에 따른 Cu와 SiO2의 식각 특성을 평가

    하여 다음과 같은 결론을 얻었다. BOE와 HE용액의 식각

    시간이 증가함에 따라 Cu와 SiO2의 단차가 증가하였고,

    두 용액 중 시간에 따른 식각 속도와 Cu에 대한 선택비

    는 BOE용액이 더 우수하였다. CMP에 의한 Cu의 dishing

    도 감소하였으며, Cu의 폭이 50 µm인 조건에서 BOE 2분,

    HF 10분 식각 시 dishing이 50 nm이하로 감소하였다. 습식

    식각을 함으로써 Cu 표면 미세구조에서 잔여물이 사라

    지고 표면 거칠기도 감소하였지만 식각 시간에 따른 표

    면 거칠기 값의 유의차가 크게 변화하지는 않았다. XPS

    분석을 통하여 Cu표면의 산소량을 측정한 결과 습식 식

    각한 조건의 Cu표면이 상대적으로 얇은 층이 있을 것이

    라고 판단된다. 이에 따라 SiO2에 대한 식각은 HF용액 보

    다는 선택적으로 공정 조절이 쉽고, 식각 용액에 의한 Cu

    의 손상이 적은 BOE가 식각 특성이 우수하다고 판단된다.

    감사의 글

    본 연구는 서울테크노파크의 차세대패키징 공정·장

    비 실용화 사업의 일환으로 지식경제부 지원을 받아 수

    행되었으며, 이에 관계자 여러분께 감사드립니다.

    참고문헌

    1. R. R. Tummala, Fundamentals of Microsystems Packaging,

    pp.612-656, McGraw-Hill, New York (2001).

    2. Y. Liu, “Trends of power semiconductor wafer level packag-

    ing”, Microelectronics Reliability 50, 514 (2010).

    3. H. Shimaamoto, “Technical Trend of 3D Chip Stacked Pre-

    vious Term MCP/SIP Next Term In”, Proc. 57th Electronic

    Components and Technology Conference (ECTC), Nevada,

    IEEE Components, Packaging and Manufacturing technology

    Society (CPMT) (2007).

    4. M. Y. Kim and T. S. Oh, “Formation of Sn Through-Silicon-

    Fig. 10. XPS depth profiles of atomic percent for Cu surface: (a)

    No treatment, (b) BOE 2min, (c) HF 10min.

  • Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가 45

    J. Microelectron. Packag. Soc. Vol. 19, No. 1 (2012)

    Via and Its Interconnection Process for Chip Stack Packages”,

    Kor. J. Met. Mater., 48, 557 (2010).

    5. K. Tanida, M. Umemoto, N. Tanaka, Y. Tomita and K. Taka-

    hashi, “Micro Cu Bump Interconnection on 3D Chip Stacking

    Technology”, Jap. J. Appl. Phys., 43, 2264 (2004).

    6. B. H. Lee, J. Park, S. J. Jeon, K. W. Kwon and H. J. Lee,

    “A Study on the Bonding Process of Cu Bump/Sn/Cu Bump

    Bonding Structure for 3D Packaging Applications”, J. Elec-

    trochem. Soc., 157, H420 (2010).

    7. Y. S. Lai, Y. T. Chiu and J. Chen, “Electromigration Reliabil-

    ity and Morphologies of Cu Pillar Flip-Chip Solder Joints

    with Cu Substrate Pad Metallization”, J. Electron. Mater., 37,

    1624 (2008).

    8. J. Y. Kim, J. Yu and S. H. Kim, “Effects of sulfide-forming

    element additions on the Kirkendall void formation and drop

    impact reliability of Cu/Sn–.3.5Ag solder joints”, Acta Mate-

    rialia., 57, 5001 (2009).

    9. J. W. Kim, M. H. Jeong, E. J. Jang and Y. B. Park, “Effect

    of HF&H2SO4 Pretreatment on Interfacial Adhesion Energy

    of Cu-Cu Direct Bonds”, Microelectronic Engineering, 89, 42

    (2012).

    10. C. S. Tan and R. Rief, “Observation of interfacial void for-

    mation in bonded copper layers”, Appl. Plysics letter, 87,

    201909 (2005).

    11. J. W. Kim, M. H. Jeong, E. Carmak, B. Kim and T. Matthias,

    “Cu Thickness Effects on Bonding Characteristics in Cu-Cu

    Direct Bonds”, J. Microelectron. Packag. Soc., 17(4), 61

    (2010).

    12. E. J. Jang, S. M. Hyun, H. J. Lee and Y. B. Park, “Effect of

    Wet Pretreatment on Interfacial Adhesion Energy of Cu-Cu

    Thermocompression Bond for 3D IC Packages”, J. Electron.

    Mat., 38, 12 (2009).

    13. E. J. Jang, J. W. Kim, B. Kim, T. Matthias, H. J Lee, S. Hyun

    and Y. B. Park, “Effect of N2+H2 Forming Gas Annealing on

    the Interfacial Bonding Strength of Cu-Cu thermo-compres-

    sion Bonded Interfaces”, J. Microelectron. Packag. Soc.,

    16(3), 1 (2009).

    14. P. Gueguen, C. Ventosa, L. D. Cioccio, H. Moriceau, F.

    Grossi, M. Rivoire, P. Leduc and L. Clavelier, “Physics of

    direct bonding: Applications to 3D heterogeneous or mono-

    lithic integration”, Microelectronic Engineering, 87, 477

    (2010).

    15. A.G. Andreou and J. Wang, “Wet Etching”, 520/530/580.495

    Microfabrication Laboratory and 520.773 Advanced Topics in

    Fabrication and Microengineering from http://users.encs.con-

    cordia.ca/~kabir/ELEC422.

    16. L. Fuller, “Wet Etch for Microelectronics”, Rochester Insti-

    tute of Technology Microelectronic Engineering, (April. 10,

    2008) from http://people.rit.edu/lffeee/wet_etch.

    17. W. M. Moreau, Semiconductor Lithography; Principles,

    Practices and Materials, pp.668-671, Plenum Press, New York

    (1988).

    18. D. William and G. David, “Materials Science and Engineer-

    ing”, 8th Ed., pp.102-104, WILEY, New York (2011).

    19. T. Doi, T. Kasai and T. Nakagawa, “반도체 평탄화 CMP 기

    술”, 2nd Ed., pp.183-184 bookshill, Korea (2003)

    20. H. G. Anh, “3D Intergration by Cu-Cu Bonding with Wafer”,

    TSV 3D Packaging Technology Workshop/ SEMI Packaging

    Tutorial 2010, Kangnam University, The Korean Microelec-

    tronics and Packaging Society (2010)

    21. D. P.R. Thanu, N. Venkataraman and S. Raghavan and

    O.Mahdavi, “Dilute HF Solutions for Copper Cleaning during

    BEOL Processes: Effect of Aeration on Selectivity and Cop-

    per Corrosion”, J. Electrochem. Soc., 25, 109 (2009).