sparc ( scalable processor architecture )
DESCRIPTION
SPARC ( Scalable Processor Architecture ). Jorge Vega Oscar Manuel Romay Rubén de Diego. ARQUITECTURA SPARC. Introducción e Historia. Principales características. Ventanas de registros. Categoría de instrucciones. Direccionamiento de memoria. Traps y excepciones. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/1.jpg)
SPARC(SCALABLE PROCESSOR
ARCHITECTURE)
Jorge VegaOscar Manuel Romay
Rubén de Diego
![Page 2: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/2.jpg)
ARQUITECTURA SPARC
• Introducción e Historia.• Principales características.• Ventanas de registros.• Categoría de instrucciones.• Direccionamiento de memoria.• Traps y excepciones.
![Page 3: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/3.jpg)
• Arquitectura basada en un juego de instrucciones RISC de Sun Microsystems.
• Procesador con arquitectura escalable: Compatibilidad con versiones
anteriores.Mayor cantidad de características que versiones precedentes.
![Page 4: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/4.jpg)
NuevoEntorno
![Page 5: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/5.jpg)
Uso de ventanas de registros.32 registros de "enteros" de 32 bits.16 registros de punto flotante de 64 bits (para el caso de doble precisión) y 32 registros de 32 bits (para precisión simple).Modos de direccionamiento.Inmediato (constantes de 13 bits).Directo (offset de 13 bits).Indirecto (registro + offset de 13 bits o registro + registro).Instrucciones retardadas (saltos, load y store ).Manejo de memoria.Espacio virtual de 4 Gigabytes.Unidad de manejo de memoria (MMU).
PRINCIPALES CARACTERÍSTICAS
![Page 6: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/6.jpg)
VENTANA DE REGISTROS
• Rasgo único, la ventana con solapamiento de registros.
• El procesador posee más de 32 registros enteros, presenta en cada instante 32:De r0 a r7, Registros GLOBALES.De r7 a r15, Registros SALIDA.De r15 a r23, Registros LOCALES.De r24 a r31, Registros ENTRADA.
![Page 7: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/7.jpg)
![Page 8: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/8.jpg)
CATEGORÍA DE INSTRUCCIONES
SPARC posee cerca de 50 instrucciones.Se pueden clasificar en cinco categorías.•LOAD y STORE.•INSTRUCCIONES ARITMÉTICAS/LÓGICAS.•OPERACIONES DE COPROCESADOR.•INSTRUCCIONES DE CONTROL DE TRANSFERENCIA.•INSTRUCCIONES DE CONTROL DE REGISTRO. R/W.
![Page 9: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/9.jpg)
![Page 10: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/10.jpg)
![Page 11: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/11.jpg)
DIRECCIONAMIENTO DE MEMORIA
• Direccionamiento lineal y no segmentado.• Bus de direcciones de 32 bits• En los procesadores SPARC no es posible
codificar una dirección de memoria absoluta de 32 bits
• Instrucción especial SETHI permite colocar un valor de hasta 22 bits en los 22 bits más significativos
• instrucción OR es posible colocar los 10 bits menos significativos de la constante en los 10 bits menos significativos del registro.
![Page 12: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/12.jpg)
DIRECCIONAMIENTO DE MEMORIA
![Page 13: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/13.jpg)
#desp13(registro) ó (1)(registro)(registro) (2)
(registro)+desp13(registro1) + (registro2 ) (registro) es el valor almacenado en el registro
DIRECCIONAMIENTO DE MEMORIA
![Page 14: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/14.jpg)
Ejemplo:
#57(%4) ; contenido de %4 + 57#-10(%15) ; contenido de %15 - 10(%4)(%15) ; contenido de %4 + contenido de %15
DIRECCIONAMIENTO DE MEMORIA
![Page 15: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/15.jpg)
ALGUNOS EJEMPLOS
Sun SPARCstation IPXSun SPARCv7, 40 MHz, Weitek WTL8701
![Page 16: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/16.jpg)
Ultra Enterprise 3000Superscalar SPARC Versión 9, UltraSPARC
ALGUNOS EJEMPLOS
![Page 17: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/17.jpg)
ALGUNOS EJEMPLOS
servidores SPARC Enterprise MSPARC64 VII
![Page 18: SPARC ( Scalable Processor Architecture )](https://reader030.vdocuments.mx/reader030/viewer/2022033101/5681433e550346895dafb3be/html5/thumbnails/18.jpg)
BIBLIOGRAFÍA
http://www.fing.edu.uy/inco/cursos/arqsis2/teorico/clase13-sparc.pdfhttp://www.fing.edu.uy/inco/cursos/arqsis2/teorico/notas-sparc.pdfhttp://es.wikipedia.org/wiki/Sun_SPARChttp://www.sparc.com/http://www.iuma.ulpgc.es/~gustavo/usparc/node4.htmlhttp://www.sparcproductdirectory.com/history.htmlApuntes de la asignatura.