sekvencijalna kola - nobelnobel.etf.bg.ac.rs/studiranje/kursevi/of3mk/materijali... ·...

00Mikroelektronska kola

SEKVENCIJALNASEKVENCIJALNA KOLAKOLA

sequentialsequential circuitscircuits


STACIONARNI REGISTAR SA D FFSTACIONARNI REGISTAR SA D FFregisterregister

��Memorijski element sastavljen od flip Memorijski element sastavljen od flip flopova, najflopova, najččeeššćće D tipae D tipa��Prave se sa 2, 4 ili 8 flip flopovaPrave se sa 2, 4 ili 8 flip flopova��Postoje varijante bez Postoje varijante bez komplementarnih izlaza i sa komplementarnih izlaza i sa trostatitrostatiččkim izlazimakim izlazima��Od dodatnih kontrolnih ulaza obiOd dodatnih kontrolnih ulaza običčno no postoji asinhroni reset (CLR postoji asinhroni reset (CLR –– clearclear) ) koji postavlja izlaze na neaktivno koji postavlja izlaze na neaktivno stanje, nekada se zove i MR stanje, nekada se zove i MR (master (master reset)reset)��Signal takta se obeleSignal takta se obeležžava sa C, CLK ili ava sa C, CLK ili PE (PE (parallel entryparallel entry))��Ulazni signali se obeleUlazni signali se obeležžavaju sa avaju sa A,B,CA,B,C…… ili Dn (n je indeks) ili sa DATnili Dn (n je indeks) ili sa DATn��Izlazni signali se obeleIzlazni signali se obeležžavaju sa Qnavaju sa Qn


STACIONARNI REGISTAR 74x374STACIONARNI REGISTAR 74x374��Osmobitni (oktalni Osmobitni (oktalni –– octaloctal) registar sa ) registar sa aktivnom usponskom ivicom CLK signalaaktivnom usponskom ivicom CLK signala��Nema komplementarne izlazeNema komplementarne izlaze��Izlazni signali sa trostatiIzlazni signali sa trostatiččkim baferima, kim baferima, nisko aktivan signal OE aktivira izlazne nisko aktivan signal OE aktivira izlazne baferebafere��Namenjen za konstruisanje magistraleNamenjen za konstruisanje magistrale


DODATNI PRIMERIDODATNI PRIMERI��Tip 74x373 konstruisan sa D leTip 74x373 konstruisan sa D leččevima, nema signal takta veevima, nema signal takta većć signal C za signal C za upis u leupis u lečč��Dok je C aktivan izlazi prate ulaze, kada se C deaktivira, izlazDok je C aktivan izlazi prate ulaze, kada se C deaktivira, izlazi se zamrznui se zamrznu��Signal OE aktivira trostatiSignal OE aktivira trostatiččke bafere kada je nisko aktivanke bafere kada je nisko aktivan��Tip 74x273 takodje sa D leTip 74x273 takodje sa D leččevima, ali nema trostatievima, ali nema trostatiččke izlaze. Signal CLR ke izlaze. Signal CLR sluslužži za asinhroni reset kada je nisko aktivan.i za asinhroni reset kada je nisko aktivan.


POMERAPOMERAČČKI (KI (ŠŠIFT) REGISTARIFT) REGISTARshift registershift register

��Registri kod kojih se zapamRegistri kod kojih se zapamććena informacija pomera taktnim impulsom za ena informacija pomera taktnim impulsom za jedno mesto, bitovi menjaju tejedno mesto, bitovi menjaju težžinu u binarnoj reinu u binarnoj reččii

��Na slici je prikazana jedna moguNa slici je prikazana jedna mogućća a realizacija shift registra sa D flip realizacija shift registra sa D flip flopovimaflopovima��Ulaz u registar je signal SERIN koji se Ulaz u registar je signal SERIN koji se na aktivnu ivicu takt signala (CLOCK) na aktivnu ivicu takt signala (CLOCK) upisuje u prvi flip flopupisuje u prvi flip flop��Prethodna vrednost iz prvog flip flopa Prethodna vrednost iz prvog flip flopa upisaupisaćće se na ivicu istog takt signala u e se na ivicu istog takt signala u naredni flip flop, njegova prethodna naredni flip flop, njegova prethodna vrednost u sledevrednost u sledećći i tako daljei i tako dalje��Izlaz pomeraIzlaz pomeraččkog registra je signal kog registra je signal SEROUTSEROUT��Signal SEROUT kasni za n taktova Signal SEROUT kasni za n taktova signala CLOCK, gde je n red pomerasignala CLOCK, gde je n red pomeraččkog kog registra (broj flip flopova)registra (broj flip flopova)


POMERAPOMERAČČKI REGISTAR SA SERIJSKIM KI REGISTAR SA SERIJSKIM ULAZOM I PARALELNIM IZLAZOMULAZOM I PARALELNIM IZLAZOM

serial in parallel out register (SIPO)serial in parallel out register (SIPO)

��PomeraPomeraččki registar sa dostupnim ki registar sa dostupnim izlazima svakog flip flopa u lancuizlazima svakog flip flopa u lancu��Namenski uredjaj za konverziju Namenski uredjaj za konverziju serijskog niza u paralelne reserijskog niza u paralelne reččii��Koristan kod ostvarivanja komunikacije Koristan kod ostvarivanja komunikacije AD, DA konvertora i drugih uredjaja sa AD, DA konvertora i drugih uredjaja sa serijskim digitalnim izlazom sa serijskim digitalnim izlazom sa paralelnim magistralamaparalelnim magistralama��Dostupni u varijantama sa trostatiDostupni u varijantama sa trostatiččkim kim baferima, sa asinhronim resetom izlaza i baferima, sa asinhronim resetom izlaza i sa izlaznim lesa izlaznim leččomom


��Kontrolni signal LOAD/SHIFT odredjuje da li se vrKontrolni signal LOAD/SHIFT odredjuje da li se vršši paralelni upis u D flip i paralelni upis u D flip flopove (LOAD) ili se pomera njihov sadrflopove (LOAD) ili se pomera njihov sadržžaj (SHIFT), sve na aktivnu ivicu aj (SHIFT), sve na aktivnu ivicu signala CLOCKsignala CLOCK��Ulazi za paralelni upis su 1DUlazi za paralelni upis su 1D……ND, a SERIN je serijski ulaz, a SEROUT izlazND, a SERIN je serijski ulaz, a SEROUT izlaz

POMERAPOMERAČČKI REGISTAR SA PARALELNIM KI REGISTAR SA PARALELNIM ULAZOM I SERIJSKIM IZLAZOMULAZOM I SERIJSKIM IZLAZOM

parallel in serial out register (PISO)parallel in serial out register (PISO)


��OpOpššta forma pomerata forma pomeraččkog registra koja omogukog registra koja omoguććava paralelni i serijski upis i ava paralelni i serijski upis i na raspolaganju je i paralelni izlazna raspolaganju je i paralelni izlaz

POMERAPOMERAČČKI REGISTAR SA PARALELNIM KI REGISTAR SA PARALELNIM ULAZOM I PARALELNIM IZLAZOMULAZOM I PARALELNIM IZLAZOM

parallel in parallel out register (PIPO)parallel in parallel out register (PIPO)


��Bidirekcioni pomeraBidirekcioni pomeraččki registar sa paralelnim upisom i ki registar sa paralelnim upisom i paralelnim izlazom. Simbol je na levoj strani a paralelnim izlazom. Simbol je na levoj strani a funkcionalna tabela na desnojfunkcionalna tabela na desnoj��CLK je takt signalCLK je takt signal��CLR je signal asinhronog resetovanja flip flopovaCLR je signal asinhronog resetovanja flip flopova��LIN je ulazni signal za levo pomeranje, RIN je ulazni LIN je ulazni signal za levo pomeranje, RIN je ulazni signal za desno pomeranjesignal za desno pomeranje��S0 i S1 su kontrolni signali koji obezbedjuju S0 i S1 su kontrolni signali koji obezbedjuju funkcionalnost prema tabelifunkcionalnost prema tabeli

POMERAPOMERAČČKI REGISTAR 74x194KI REGISTAR 74x194


��PomeraPomeraččki registri se mogu ki registri se mogu jednostavno upotrebiti za jednostavno upotrebiti za konstruisanje automata stanja konstruisanje automata stanja sa ciklisa cikliččnim dijagramima stanjanim dijagramima stanja��74x194 je povezan kao kru74x194 je povezan kao kružžni ni brojabrojačč sa pomeranjem ulevosa pomeranjem ulevo��Aktiviranje RESET signala Aktiviranje RESET signala upisuje stanje 0001 u registarupisuje stanje 0001 u registar��Po deaktiviranju RESET Po deaktiviranju RESET signala brojasignala brojačč menja stanje na menja stanje na usponsku ivicu CLOCK signala usponsku ivicu CLOCK signala po formi 0010, 0100, 1000, po formi 0010, 0100, 1000, 00010001……��BrojaBrojačč prolazi kroz 4 prolazi kroz 4 jedinstvena stanjajedinstvena stanja

KRUKRUŽŽNI BROJANI BROJAČČIIring countersring counters


��Na slici je prikazan vremenski dijagram za Na slici je prikazan vremenski dijagram za ččetverobitni kruetverobitni kružžni brojani brojačč sa sa prethodnog slajdaprethodnog slajda��Po deaktiviranju signala RESET, jedinica kruPo deaktiviranju signala RESET, jedinica kružži kroz flip flopove pomerai kroz flip flopove pomeraččkog kog registra i posle n taktnih signala vraregistra i posle n taktnih signala vraćća se na poa se na poččetak registra (n je broj flip etak registra (n je broj flip flopova u registru)flopova u registru)

VREMENSKI DIJAGRAM KRUVREMENSKI DIJAGRAM KRUŽŽNOG BROJANOG BROJAČČAA


��Prikazani su svi moguPrikazani su svi mogućći dijagrami stanja krui dijagrami stanja kružžnog brojanog brojačča. Dijagram a. Dijagram obeleobeležžen crnom bojom je iz primeraen crnom bojom je iz primera��Plavi dijagrami mogu nastati u pomenutom primeru ako dodje do smPlavi dijagrami mogu nastati u pomenutom primeru ako dodje do smetnji etnji koje mogu izazvati slukoje mogu izazvati sluččajni upis u flip flopove brojaajni upis u flip flopove brojačča. Ako se to desi brojaa. Ako se to desi brojaččćće raditi po nekom od plavih dijagrama i nee raditi po nekom od plavih dijagrama i nećće se nikad vratiti u e se nikad vratiti u žželjeno eljeno stanjestanje

DIJAGRAM STANJA KRUDIJAGRAM STANJA KRUŽŽNOG BROJANOG BROJAČČAA


��ReReššenje problema smetnji je enje problema smetnji je dodatna kombinaciona logika dodatna kombinaciona logika koja obezbedjuje da se krukoja obezbedjuje da se kružžni ni brojabrojačč vrati u regularno stanje vrati u regularno stanje iz sluiz sluččajnog stanja posle ajnog stanja posle primene odredjenog broja takt primene odredjenog broja takt signalasignala��Dodatna kombinaciona logika Dodatna kombinaciona logika (74x27) obezbedjuje da se u (74x27) obezbedjuje da se u LIN signal upiLIN signal upišše jedinica samo e jedinica samo ako su na izlazima prisutne sve ako su na izlazima prisutne sve logilogiččke nuleke nule��Na ovaj naNa ovaj naččin se brojain se brojaččprisiljava da postepeno upisuje prisiljava da postepeno upisuje nule na serijski ulaz dok ne nule na serijski ulaz dok ne dodje u regularno stanjedodje u regularno stanje

SAMOPODESAMOPODEŠŠAVAJUAVAJUĆĆI KRUI KRUŽŽNI BROJANI BROJAČČselfself--correcting ring countercorrecting ring counter


��Na sliji je dijagram stanja kruNa sliji je dijagram stanja kružžnog brojanog brojačča sa prethodnog slajdaa sa prethodnog slajda

DIJAGRAM STANJA SAMOPODEDIJAGRAM STANJA SAMOPODEŠŠAVAJUAVAJUĆĆEG EG KRUKRUŽŽNOG BROJANOG BROJAČČAA


��PomeraPomeraččki registar kod koga se komplement serijskog izlaza vodi na ulazki registar kod koga se komplement serijskog izlaza vodi na ulazzove se Dzove se Džžonsonov brojaonsonov brojačč

��Kod ovog brojaKod ovog brojačča menja se samo po jedna binarna cifra u svakom taktua menja se samo po jedna binarna cifra u svakom taktu

DDŽŽONSONOV BROJAONSONOV BROJAČČtwisted ring, moebius, johnson countertwisted ring, moebius, johnson counter


��Robustna varijanta Robustna varijanta ddžžonsonovog brojaonsonovog brojačča kod a kod koga glikoga gličč ili smetnja mogu ili smetnja mogu izazvati pogreizazvati pogreššno stanje, ali no stanje, ali se brojase brojačč sam vrasam vraćća u a u ispravan ciklusispravan ciklus

��Kolo upisuje stanje 0001 u Kolo upisuje stanje 0001 u paralelni ulaz pomeraparalelni ulaz pomeraččkog kog registra kada je na izlazu registra kada je na izlazu stanje 0xx0 (x znastanje 0xx0 (x značči bilo 0 i bilo 0 bilo 1)bilo 1)

SAMOPODESAMOPODEŠŠAVAJUAVAJUĆĆI DI DŽŽONSONOV BROJAONSONOV BROJAČČ


��Taktovana sekvencijalna mreTaktovana sekvencijalna mrežža kod koje dijagram stanja ima formu repetitivnog a kod koje dijagram stanja ima formu repetitivnog ciklusa. Broj razliciklusa. Broj različčitih stanja u ciklusu naziva se moduo itih stanja u ciklusu naziva se moduo (modulus)(modulus) ili osnova. Brojaili osnova. Brojaččsa m stanja zove se brojasa m stanja zove se brojačč modula m modula m (modulo(modulo--m counterm counter ili ili divide by m counter)divide by m counter)��BrojaBrojačči kao memorijske elemente koriste flip flopovei kao memorijske elemente koriste flip flopove��Ako se moduo brojaAko se moduo brojačča moa možže iskazati kao stepen broja 2 (m=2e iskazati kao stepen broja 2 (m=2nn) i ) i ččija se stanja ija se stanja menjaju u sekvenci binarnih brojeva zove se nmenjaju u sekvenci binarnih brojeva zove se n--bitni binarni brojabitni binarni brojačč (n bit binary (n bit binary counter)counter)��Ako se svi flip flopovi u brojaAko se svi flip flopovi u brojačču taktuju istim signalom takta onda se brojau taktuju istim signalom takta onda se brojačč zove zove sinhroni brojasinhroni brojačč (synchronous counter)(synchronous counter). U suprotnom zove se asinhroni . U suprotnom zove se asinhroni (ripple (ripple counter)counter)

BROJABROJAČČcountercounter


��KonstruiKonstruiššu se kao lanac T flip flopova. JK ili D flip flopovi se u se kao lanac T flip flopova. JK ili D flip flopovi se mogu povezati kao T flip flopovi. Ne zahteva dodatnu mogu povezati kao T flip flopovi. Ne zahteva dodatnu kombinacionu mrekombinacionu mrežžu i jednostavan je za realizaciju. Sporiji u i jednostavan je za realizaciju. Sporiji su od sinhronih brojasu od sinhronih brojačča poa poššto se izmena stanja flip flopova to se izmena stanja flip flopova dedeššava serijski pa se mora saava serijski pa se mora saččekati da svi flip flopovi ekati da svi flip flopovi promene stanje. U intervalu izmene stanja, na izlazima se promene stanje. U intervalu izmene stanja, na izlazima se nalazi pogrenalazi pogreššan sadran sadržžaj (gliaj (gličč) dok se ne zavr) dok se ne završši propagacijai propagacija

ASINHRONI ASINHRONI BROJABROJAČČripple counterripple counter


��Svi takt ulazi T flip flopova su povezani na isti signal takta, Svi takt ulazi T flip flopova su povezani na isti signal takta, tako da svi flip flopovi tako da svi flip flopovi istovremeno menjaju stanje na izlazu istovremeno menjaju stanje na izlazu -- nema glinema gličča.a.��Kombinacione mreKombinacione mrežže vezane na e vezane na enableenable ulaz T flip flopova odredjuju da li ulaz T flip flopova odredjuju da li ćće dati T e dati T flip flop promeniti stanje na izlazu ili neflip flop promeniti stanje na izlazu ili nećće u zavisnosti od stanja njemu svih nie u zavisnosti od stanja njemu svih nižžih ih bitova (gornji flip flopovi) i ulaza CNTEN koji ako je aktivan dbitova (gornji flip flopovi) i ulaza CNTEN koji ako je aktivan dozvoljava brojanje.ozvoljava brojanje.��Q2 Q2 ćće promeniti logie promeniti logiččko stanje samo ako su Q0=Q1=1 i ako je CNTEN=1, ko stanje samo ako su Q0=Q1=1 i ako je CNTEN=1, ššto to odgovara binarnoj sekvenci brojanja. Sliodgovara binarnoj sekvenci brojanja. Sliččno vano važži i za ostale Qn.i i za ostale Qn.

SINHRONI SINHRONI BROJABROJAČČ SA SERIJSKIM PRENOSOMSA SERIJSKIM PRENOSOMsynchronous serial countersynchronous serial counter

��Iako je brIako je bržži od asinhronog brojai od asinhronog brojačča i ne a i ne ispoljava gliispoljava gličč, kod ovog broja, kod ovog brojačča postoji a postoji znaznaččajno ograniajno ograniččenje brzine rada. Signal enje brzine rada. Signal ulaza EN u svaki flip flop mora propagirati ulaza EN u svaki flip flop mora propagirati kroz kombinacionu mrekroz kombinacionu mrežžu. Za flip flopove u. Za flip flopove viviššeg reda ovo vreme propagacije moeg reda ovo vreme propagacije možže biti e biti znaznaččajno.ajno.��Relativno jednostavan za konstrukciju, Relativno jednostavan za konstrukciju, svaki bit se konstruisvaki bit se konstruišše istom kombinacionoe istom kombinaciono--bistabilnom strukturombistabilnom strukturom


��NajbrNajbržži tip brojai tip brojačča kod kojeg se uslova za promenu stanja svakog T flip flopa a kod kojeg se uslova za promenu stanja svakog T flip flopa generigenerišše istovremeno, bez serijskog prenosa uslovae istovremeno, bez serijskog prenosa uslova��Svaki T flip flop reda n zahteva n+1 ulazno I kolo kojim se ispiSvaki T flip flop reda n zahteva n+1 ulazno I kolo kojim se ispituje da li su svi flip tuje da li su svi flip flopovi niflopovi nižžeg reda u stanju logieg reda u stanju logiččke jedinice. Ako jesu, flip flop reda n menja stanje na ke jedinice. Ako jesu, flip flop reda n menja stanje na sledesledećću ivicu taktau ivicu takta

SINHRONI SINHRONI BROJABROJAČČ SA PARALELNIM PRENOSOMSA PARALELNIM PRENOSOMsynchronous paralle countersynchronous paralle counter


��BrojaBrojačči mogu biti realizovani sa ulaznim kontrolnim signalom koji odrei mogu biti realizovani sa ulaznim kontrolnim signalom koji odredjuje da li djuje da li brojabrojačč broju unapred ili unazad kroz binarnu sekvencu. Takvi brojabroju unapred ili unazad kroz binarnu sekvencu. Takvi brojačči se zovu i se zovu obostrani brojaobostrani brojačči (i (bidirectional counters bidirectional counters ili ili upup--down countersdown counters))��BrojaBrojačči mogu imati proizvoljan moduo brojanja, brojati od nule do nekoi mogu imati proizvoljan moduo brojanja, brojati od nule do nekog broja, od g broja, od broja n1 do broja n2 ili ne moraju brojati sekvencijalnobroja n1 do broja n2 ili ne moraju brojati sekvencijalno��BrojaBrojačč koji broje u decimalnom sistemu zovu se dekadni brojakoji broje u decimalnom sistemu zovu se dekadni brojačči (i (decade countersdecade counters))��BrojaBrojačč momožže imati na raspolaganju ulaz za sinhroni upis koji omogue imati na raspolaganju ulaz za sinhroni upis koji omoguććava da se ulazni ava da se ulazni signali u brojasignali u brojačč direktno upidirektno upiššu na aktivnu ivicu takta u flip flopove brojau na aktivnu ivicu takta u flip flopove brojačča i pojave na a i pojave na izlazu izlazu (synchronous load)(synchronous load)��BrojaBrojačči mogu imati sihroni reset signal koji resetuje sve flip flopovei mogu imati sihroni reset signal koji resetuje sve flip flopove i dovodi brojai dovodi brojačč u u popoččetno poznato stanjeetno poznato stanje��BrojaBrojačči se mogu vezati na red, kaskadirati, vezivanjem izlaznog signali se mogu vezati na red, kaskadirati, vezivanjem izlaznog signala RCO (a RCO (ripple ripple carry outcarry out) broja) brojačča nia nižžeg reda na ulazni signala ENT ili ENP brojaeg reda na ulazni signala ENT ili ENP brojačča via viššeg reda. Tako eg reda. Tako se dobija brojase dobija brojačč veveććeg modulaeg modula

OPCIJE KOD BROJAOPCIJE KOD BROJAČČAA


��Redna veza binarnog brojaRedna veza binarnog brojačča i binarnog dekodera formira jednan aktivan signal a i binarnog dekodera formira jednan aktivan signal Sn_L na izlazu dekodera (74x138) za svako stanje brojaSn_L na izlazu dekodera (74x138) za svako stanje brojačča (74x163)a (74x163)��Ovi signali se koriste za kontrolu uredjaja i sekvenci koju brojOvi signali se koriste za kontrolu uredjaja i sekvenci koju broju brojau brojačč a u svakoj a u svakoj sekvenci aktivira se po jedan uredjaj izlaznim signalima dekodersekvenci aktivira se po jedan uredjaj izlaznim signalima dekoderaa

DEKODIRANJE STANJA BROJADEKODIRANJE STANJA BROJAČČAA


��Prethodna kombinacija ispoljava gliPrethodna kombinacija ispoljava gliččeve u izlaznim signalima Sn_L, kao eve u izlaznim signalima Sn_L, kao ššto se moto se možže e videti na vremenskom dijagramuvideti na vremenskom dijagramu��Javljaju se zbog razliJavljaju se zbog različčitog vremena propagacije signala unutar brojaitog vremena propagacije signala unutar brojačča i/ili zbog a i/ili zbog razlirazliččitog vremena propagacije signala unutar dekoderaitog vremena propagacije signala unutar dekodera��Ovo nije problem ako se izlazi dekodera koriste kao ulazi u nekoOvo nije problem ako se izlazi dekodera koriste kao ulazi u neko drugo taktovano drugo taktovano kolo pokolo poššto se javljaju izmedju ivica signala taktato se javljaju izmedju ivica signala takta��Ako se medjutim ovi izlazi koriste kao ulazi u kombinacione mreAko se medjutim ovi izlazi koriste kao ulazi u kombinacione mrežže ili SR lee ili SR leččeve ili eve ili kao takt neke mrekao takt neke mrežže, onda to pretstavlja funkcionalni hazarde, onda to pretstavlja funkcionalni hazard

GLIGLIČČ KOD DEKODIRANJE STANJA BROJAKOD DEKODIRANJE STANJA BROJAČČAA


��Eliminacija gliEliminacija gličča se postia se postižže primenom registra u koji se na ivicu takta upisuje sadre primenom registra u koji se na ivicu takta upisuje sadržžaj aj sa izlaza dekodera. Na taj nasa izlaza dekodera. Na taj naččin eventualnu gliin eventualnu gliččevi koji se mogu javiti na izlazu evi koji se mogu javiti na izlazu dekodera ne mogu propagirati ka izlazudekodera ne mogu propagirati ka izlazu��Izlazi registra 74x374 su pomereni za jedno mesto poIzlazi registra 74x374 su pomereni za jedno mesto poššto registar kasni za to registar kasni za kombinacijom brojakombinacijom brojačč--dekoder, jer memoridekoder, jer memorišše prethodno stanjee prethodno stanje

ELIMINACIJA GLIELIMINACIJA GLIČČA KOD DEKODIRANJE STANJA A KOD DEKODIRANJE STANJA BROJABROJAČČAA


PROBLEM SINHRONIZACIJEPROBLEM SINHRONIZACIJE��Problem sinhronizacije se javlja kada god sinhroni sistem interaProblem sinhronizacije se javlja kada god sinhroni sistem interaguje sa guje sa okolinom koja po definiciji ne mookolinom koja po definiciji ne možže biti sinhrona sa njime biti sinhrona sa njim��Za sinhronizaciju se primenjuje sinhronizaciono koloZa sinhronizaciju se primenjuje sinhronizaciono kolo��Signal ASYNCIN je asinhron sa sistemskim taktom CLOCK. Njegova Signal ASYNCIN je asinhron sa sistemskim taktom CLOCK. Njegova sinhronizacija se vrsinhronizacija se vršši preko D flip flopa tako da njegov izlaz SYNCIN menja i preko D flip flopa tako da njegov izlaz SYNCIN menja stanje na aktivnu ivicu takta CLOCKstanje na aktivnu ivicu takta CLOCK��Problem sa sinhronizatorom je metastabilno stanje D flip flopa kProblem sa sinhronizatorom je metastabilno stanje D flip flopa koje mooje možže e nastati ako nisu zadovoljena vremena postavljanja i drnastati ako nisu zadovoljena vremena postavljanja i držžanja na ulazima D flip anja na ulazima D flip flopa. Tada signal SYNCIN menja napon u sivoj logiflopa. Tada signal SYNCIN menja napon u sivoj logiččkoj zoni i izaziva koj zoni i izaziva viviššestruke prelaze i probleme u ostatku kolaestruke prelaze i probleme u ostatku kola


POUZDANI SINHRONIZATORPOUZDANI SINHRONIZATOR��Bolje reBolje reššenje problema je dvostruki sinhronizator kod kojeg se izlaz prvoenje problema je dvostruki sinhronizator kod kojeg se izlaz prvog g sinhronizatora sinhronizatora ““sinhronizujesinhronizuje”” jojošš jednim sinhronizatoromjednim sinhronizatorom

��Ako se metastabilno stanje javi na izlazu prvog flip flopa (signAko se metastabilno stanje javi na izlazu prvog flip flopa (signal META), i al META), i ako ono traje kraako ono traje kraćće od periode takta CLOCK, u drugi flip flop e od periode takta CLOCK, u drugi flip flop ćće se upisati e se upisati stabilna vrednost i signal SYNCIN nestabilna vrednost i signal SYNCIN nećće ispoljavati metastabilna svojstvae ispoljavati metastabilna svojstva

��Uslov da metastabilno stanje traje kraUslov da metastabilno stanje traje kraćće od periode takta CLOCK znae od periode takta CLOCK značči da i da postoji gornja granica za frekvenciju sinhronizatorapostoji gornja granica za frekvenciju sinhronizatora

��Signal CLOCK najSignal CLOCK najččeeššćće se dobija deljenjem signala takta u sinhronom delu e se dobija deljenjem signala takta u sinhronom delu sistemasistema

sekvencijalna kola - nobelnobel.etf.bg.ac.rs/studiranje/kursevi/of3mk/materijali... ·...

Documents