rangkaian ttl @2012,eko didik widianto teknologi … · aplikasi ic ttl rangkaian ttl tinjauan...

Rangkaian TTL

@2012,Eko DidikWidianto

Teknologi CMOS

Rangkaian TTL

Tinjauan ElektrikRangkaian TTLRangkaian TTL

TKC305 - Sistem Digital Lanjut

Eko Didik Widianto

Prodi Sistem Komputer - Universitas Diponegoro

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL

Tinjauan ElektrikRangkaian TTL

Pokok Bahasan Kuliah

I Desain rangkaian digital menggunakan IC seri 74xxI Teknologi CMOSI Metodologi desain rangkaian 74xx

I Tinjauan praktikal: asumsi dan disiplin dalamrangkaian digital

I Konsep dasar: Active-HIGH dan Active-LOW

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Bahasan

Teknologi CMOSSaklar TransistorRangkaian CMOSGerbang Logika CMOS

Rangkaian TTLIC Logika Seri 7400Aplikasi IC TTLRangkaian TTL

Tinjauan Elektrik Rangkaian TTLNilai LogikaLevel Beban StatisBeban Kapasitif dan Delay PropagasiPerubahan SinyalSumber Daya

Rangkaian TTL


Teknologi CMOSSaklar Transistor

Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Saklar Transistor

I Rangkaian logika dibangun dengan transistorI Asumsi sebuah transistor beroperasi seperti saklar

sederhana yang dikontrol oleh sinyal logika xI TIpe transistor untuk mengimplementasikan saklar

sederhana yang sering digunakan adalah MOSFET(Metal Oxide Semiconductor Field Effect Transistor)

I 2 tipe MOSFET:I N-channel (NMOS)I P-channel (PMOS)

I Sebelumnya, rangkaian hanya menggunakan salahsatu transistor NMOS atau PMOS saja, bukankeduanya

I Rangkaian sekarang menggunakan CMOS(Complementary MOS) yang tersusun atas NMOSdan PMOS

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Transistor NMOS sebagai Switch

Transistor NMOS Simbol NMOS

Model saklar NMOS: Fungsi saklar:I x low (x = 0)→saklar

terbukaI x high (x = 1)→saklar

tersambung

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Operasi NMOS sebagai Saklar

I Transistor beroperasi denganmengontrol tegangan VG diterminal Gate (G)

I Jika VG low, tidak adakoneksi antara terminalSource (S) dan Drain (D).Transistor mati (off)

I Jika VG high, transistorhidup (on). Seolah sepertisaklar tertutup antara terminalSource (S) dan Drain (D)

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Transistor PMOS sebagai Switch

Transistor PMOS Simbol PMOS

Model saklar NMOS: Fungsi saklar:I x low (x = 0)→saklar

tersambungI x high (x = 1)→saklar

terputus

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Operasi PMOS sebagai Saklar

I Transistor beroperasi denganmengontrol tegangan VG diterminal Gate (G)

I Jika VG low, tidak adakoneksi antara terminalSource (S) dan Drain (D).Transistor mati (off)

I Jika VG high, transistorhidup (on). Seolah sepertisaklar tertutup antara terminalSource (S) dan Drain (D)

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


NMOS dan PMOS dalam Rangkaian Logika

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


NMOS dan PMOS dalam Rangkaian Logika

I Saat transistor NMOS on, maka terminal drainnyapulled-down ke Gnd

I Saat transistor PMOS on, maka terminal drainnyapulled-up ke VDD

I Disebabkan cara operasi transistor:I Transistor NMOS tidak dapat digunakan untuk

mendorong terminal drainnya secara penuh ke VDDI Transistor PMOS tidak dapat digunakan untuk

mendorong terminal drainnya secara penuh ke GND

I Sehingga Dibentuk CMOS, transistor NMOS dan PMOSdipasangkan

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang Logika CMOS

I Gerbang CMOS: pasangan NMOS dan PMOSI transistor NMOS membentuk pull-down network

(PDN)I transistor PMOS membentuk pull-up network (PUN)

I Fungsi yang direalisasikan dengan PDN dan PUNadalah saling berkomplemen satu dengan yang lain

I PDN dan PUN mempunyai jumlah transistor yangsama

I Disusun sehingga kedua jaringan adalah dual satusama lain

I Dimana PDN mempunyai transistor NMOS secaraseri, maka PUN mempunyai PMOS secara paraleldan sebaliknya

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang Logika CMOS

I Untuk semua valuasisinyal masukan:

I PDN menarik Vf keGnd (pull-down);atau

I PUN menarik Vf keVDD (pull-up)

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang NOT CMOS

I Diimplementasikan dengan 2 transistor

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang NAND CMOS


x1 x2 T1 T2 T3 T4 f

0 0 On On Off Off1

0 1 On Off Off On1

1 0 Off On On Off1

1 1 Off Off On On0

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang NOR CMOS


x1 x2 T1 T2 T3 T4 f

0 0 On On Off Off1

0 1 On Off Off On0

1 0 Off On On Off0

1 1 Off Off On On0

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang AND CMOS


x1 x2T1 T2 T3 T4 T5 T6

f

0 0 On On Off Off Off On 0

0 1 On Off Off On Off On 0

1 0 Off On On Off Off On 0

1 1 Off Off On On On Off 1

Rangkaian TTL



Rangkaian CMOS

Gerbang Logika CMOS

Rangkaian TTL


Gerbang OR CMOS


x1 x2T1 T2 T3 T4 T5 T6

f

0 0 On On Off Off Off On 0

0 1 On Off Off On On Off 1

1 0 Off On On Off On Off 1

1 1 Off Off On On On Off 1

Rangkaian TTL


Teknologi CMOS

Rangkaian TTLIC Logika Seri 7400

Aplikasi IC TTL

Rangkaian TTL


IC Seri 7400I IC Seri 7400 digunakan untuk mengimplementasikan

rangkaian logika sederhanaI Terdiri dari beberapa gerbang logika yang mewakili

fungsi logika tertentuI gerbang logika dasar, flip-flop dan counter, bus

transceiver, ALU,I Tiap gerbang (atau gabungan gerbang)

diimplementasikan sebagai rangkaian terintegrasidalam 1 kemasan (IC, integrated circuit)

I Disebut komponen IC seri 7400I Disebut juga IC TTL (Transistor-Transistor Logic)

karena tersusun atas rangkaian logika menggunakantransistor

I Dikenal sebagai IC seri 7400 karena nomor komponendiawali dengan 74

I Umumnya dipaket dalam dual-inline package/DIPI Koneksi eksternal dari chip disebut pin atau leadI Dua pin menghubungkan VDD dan GND ke sumber

daya untuk chip

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


IC dan Fungsi Logikanya

Seri 74xx Fungsi Contoh Seri 74xx Fungsi Contoh

7400 Quad NAND-2

gate

74LS00 7454 4-wide 2-input

AND-OR-Invert

74LS54

7402 Quad NOR-2 gate 74LVC02 7448 BCD to 7-segment

decoder/driver

74LS48

7404 Hex NOT gate 74LVC04 7468 Dual 4-bit decade

counter

74LS68

7408 Quad AND-2 gate 74HCT08 7473 Dual J-K Flip-flop

w/ Clear

74LS73

7410,7411,7412 Triple NAND-3

gate

74HCT10 7474,7479 Dual DFF 74LS74

7432 Quad OR-2 gate 74HCT32 7477 4-bit bistable latch 74LS77

7486 Quad XOR-2 gate 74LS86 7483 4-bit binary full

adder

74LS83

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Karakteristik ICPemberian Suffix di Nomor IC

I Teknologi:I Bipolar: standar (TTL mengacu ke teknologi bipolar,

kemudian digeneralisir)I CMOS: identitas ’C’, misalnya AC, HC, FC, LVCI BiCMOS: identitas ’B’, misalnya BCT, ABT

I Kecepatan: (CMOS)

I Suffix ’H’ untuk high-speedI Suffix ’F’ untuk fast, lebih cepat dari ’H’

I Level tegangan ’TTL’ dan power: (Bipolar)I Suffix ’L’ untuk low power di bipolarI Suffix ’L’ untuk level tegangan 3.3V di CMOS

I Fitur lainnya:

I Suffix ’X’ untuk level tolerant baik 3.3V maupun 5VI Kemasan: DIP, TSSOP, TSOP, SOICI Suhu operasi dan tegangan absolut

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


IC 7404Hex Inverter

I 6 buah gerbang logika NOT

I Contoh:I 74AHCT04PW: NXP Semiconductor, 14-TSSOP, 5V,

CMOSI SN74ALVC04: Texas Instruments, 3.3V, CMOSI SN74ALS04: Texas Instruments, Low Power Schottky, 5V

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Kemasan IC 7404

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Kemasan IC 7404PDIP, SOIC, SOP

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Dimensi IC - PDIP

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Dimensi IC - SOIC

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Dimensi IC - SOP

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Komputer Operasional

Homebrew Computer: hanya menggunakan TTL,tanpa mikroprosesor

1. Yunten Labs: http://www.yuntenlabs.com/csalab.htm2. Andrew: Mark 1 FORTH Computer

(http://www.holmea.demon.co.uk/Mk1/Architecture.htm)

3. Magic 1

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Komputer TTL

Yunten Labs: http://www.yuntenlabs.com/csalab.htm

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Mark 1 Computer

Andrew: Mark 1 FORTH Computer(http://www.holmea.demon.co.uk/Mk1/Architecture.htm)

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Magic-1

Bill’s Magic-1 (http://www.homebrewcpu.com/)

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Magic’1 ALU

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Rangkaian TTLI Rangkaian TTL diimplementasikan menggunakan IC

keluarga 7400 (TTL)I Contoh fungsi logika f = ab + bc

I Memerlukan 1 gerbang NOT (7404), 2 gerbangAND-2 (7408) dan 1 gerbang OR-2 (7432)

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Metodologi Desain Rangkaian TTL

1. Analisis kebutuhan spesifikasi2. Optimasi fungsi logika untuk memenuhi spesifikasi

2.1 Penyederhanaan dengan peta Karnaugh2.2 Sintesis ekspansi Shannon

3. Rancang rangkaian logika

3.1 Rangkaian AND-OR atau OR-AND atau MUX3.2 Optimasi rangkaian dengan NAND-NAND atau

NOR-NOR atau MUX-NAND/NOR

3.2.1 Konstrain luas papan rangkaian(pcb)/kompleksitas

3.2.2 Konstrain cost/biaya

4. Implementasi rangkaian dengan IC TTL

4.1 Spesifikasi elektrik dan logika dipenuhi

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Contoh Desain

I Desain rangkaian TTL berdasarkan kebutuhan sebagai berikut:I Diinginkan suhu dan level cairan dalam penampung selalu

terjaga. Suhu normal yang diinginkan adalah antara 25C dan40C. Sensor suhu yang ada adalah sensor untuk mendeteksisuhu di atas 25C dan suhu di atas 40C. Sebuah saklardigunakan untuk mengaktifkan sensor level yang mendeteksilevel cairan di atas normal. Buzzer akan berbunyi jika suhuterlalu tinggi (>40C) atau terlalu rendah (<25C). Buzzer jugaberbunyi jika level cairan kurang saat saklar sensor leveldiaktifkan

I Terdapat 5 variabel

I masukan: suhu >40C (x1), suhu >25C (x2), level kurang(x3), saklar level aktif (x4)

I keluaran: buzzer berbunyi (y )

I Persamaan logikanya: y = x1 + x2 + (x3 · x4). Rangkaianlogikanya?

I Bagaimana implementasi rangkaian TTL-nya?

Rangkaian TTL


Teknologi CMOS


Aplikasi IC TTL

Rangkaian TTL


Implementasi Rangkaian TTL

I Rangkaian AND-OR

I 2 buah NOT (7404), efisiensi 2/6 = 33%I 1 AND-2 (7408), efisiensi 1/4 = 25%I 1 OR-3 diimplementasikan dengan 2 OR-2 (7432),

efisiensi 2/4 = 50%

I IC AND-OR

I 1 buah AND-OR-INVERT (7454), efisiensi 100%I 3 buah NOT (7404), efisiensi 3/6 = 50%

I Rangkaian NAND-NAND

I 3 NAND-2 (7400), efisiensi 3/4 = 75%I 1 NAND-3 (7410), efisiensi 1/3 = 33%

I Rangkaian MUX

I 1 MUX-8 (74151/74152 ), efisiensi 100%

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL

Tinjauan ElektrikRangkaian TTLNilai Logika

Level Beban Statis

Beban Kapasitif dan DelayPropagasi

Perubahan Sinyal

Sumber Daya

Nilai Logika sebagai Level Tegangan

I Variabel biner akan dinyatakan sebagai sinyal dirangkaian elektronik

I Nilai variabel merepresentasikan level tegangan (*)atau arus

I Membedakan nilai logika berdasarkan teganganthreshold

I Sistem logika positifI Level tegangan di atas threshold −→logika 1 (high,

H)I Level tegangan di bawah threshold −→logika 0 (low,

L)

I Sistem logika negatif sebaliknya

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Nilai Logika sebagai Level Tegangan

I Vss merupakan teganganminimum yang ada di sistem.Bisa bernilai negatif. Akandigunakan Vss = 0V

I VDD adalah tegangan suplai.Nilai tegangan: +5V, +3.3Vatau 1.2V. Akan digunakanVDD = 5V

Sistem Logika Positif

I Level tegangan untuk V0,max (threshold maksimal)dan V1,min (threshold minimal) tergantung dariteknologi implementasi

I Level tegangan Vss - V0,max−→logika 0 (low, L)I Level tegangan V1,min- VDD−→logika 1 (high, H)

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Level LogikaI Level logika LOW dinyatakan dengan:

I VIL menyatakan sinyal tegangan masukan MAKSIMUMyang harus diterima oleh IC TTL agar dianggap sebagai 0(LOW)

I VOL menyatakan sinyal tegangan keluaran MAKSIMUM(terjamin) yang dikirimkan oleh IC TTL untuk logika 0(LOW)

Tegangan VOL < VIL agar sinyal reliabel (handal), tidakdipengaruhi oleh noise

I Level logika HIGH dinyatakan dengan:I VIH menyatakan sinyal tegangan masukan MINIMUM yang

harus diterima oleh IC TTL agar dianggap sebagai 1(HIGH)

I VOH menyatakan sinyal tegangan keluaran MINIMUM(terjamin) yang dikirimkan oleh IC TTL untuk logika 1(HIGH)

Tegangan VOH > VIH agar sinyal reliabel (handal), tidakdipengaruhi oleh noise

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Margin Noise

I Menggunakan 2 threshold:

I threshold tinggi danthreshold rendah. Adazona unspecified

I rentan dengan noise,interferensi, rugi-rugiparasitic saat transmisi

I Solusi: menambah thresholdoutputVOL < VIL dan VOH > VOL

I Disiplin: komponen mematuhispesifikasi noise margin yangmencukupi untuk mengantisipasinoise, sehingga level tegangantidak terganggu

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Level Beban Statis

I Beban statik: arus yang mengalir saat beban dihubungkan keoutput rangkaian

I Static berarti hanya melihat beban saat nilai sinyal tidakberubah

I Masukan HIGH: komponen input mensuplai (source) aruske beban

I Masukan LOW: komponen menerima (sink) arus daribeban

I Agar rangkaian tidak overload, maka perlu membatasi fanoutuntuk memenuhi konstrain beban statis

I Manufaktur menyediakan karakteristik load statis (IOH , IOL,IIH dan IIL)

I Desainer memastikan fanout (jumlah input yang dapatdidrive oleh suatu output) tidak mempengaruhi level logika

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Karakteristik Elektrik (74LVC00)

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Karakteristik beban statisDiberikan: Arus input: komponen

sbg loadArus output: komponensbg driverNilai arus: negatif (aruskeluar dari terminal),positif (arus masuk keterminal)

I Tiap keluaran terminal dapat source/sink arus 24mA dan bebanmasukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800masukan

I Namun, untuk logika high tegangan keluaran turun 2.2V danuntuk logika low tegangan naik menjadi 0.55V

I Noise margin hanya menjadi 0.2V untuk logika high dan 0.25Vuntuk logika low

I Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA,sehingga fanout maksimal 2400 masukan

I Tapi, beban statis bukan satu-satunya faktor yangmenentukan fanout

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Beban Kapasitif dan Delay PropagasiI Ideal: Perubahan level sinyal terjadi secara seketika

I Real: transisi level sinyal tidakseketika

I rise-time (tr ): lamanya waktusinyal tegangan naik darilevel rendah ke tinggi

I fall-time (tf ): lamanya waktusinyal tegangan turun darilevel tinggi ke rendah

I Di tiap komponen: resistansi seri(rs), kapasitansi masukan (Cin)

I Saat output dihubungkan dengan beberapa beban masukansecara paralel, Cin= total Cin semua masukan. Transisi jadi lebihlambat (landai)

I Minimalkan fanout untuk mengurangi beban kapasitif, sehinggamemenuhi konstrain delay propagasi

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Delay Propagasi

I Selain itu, delay propagasi komponen (tpd ): lamanya waktu dariperubahan input sampai outputnya berubah

I Misalnya: Cin tipikal dari komponen IC logika adalah 5pF. Suatukomponen (misalnya gerbang AND) mempunyai delay propagasimaksimum, tpd 4.3ns yang diukur saat kapasitansi load CL 50pF.Berapa fanout gerbang AND yang dapat digunakan tanpamenyebabkan delay propagasi yang melebihi nilai maksimum

I Maksimum fanout = CL/Cin = 50pF/5pF = 10I Nilai sebenarnya akan lebih kecil karena terdapat

kapasitansi stray antara keluaran dan masukan

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Wire adalah Jalur Transmisi

I Ideal: Perubahan nilai di keluaran akan langsungdapat dilihat seketika oleh masukan komponen yangterhubung ke keluaran tersebut

I Idealnya, wire adalah konduktor sempurna yangdapat mempropagasikan sinyal tanpa delay

I Real: wire adalah jalur transmisiI Untuk jalur pendek, asumsi dapat diterimaI Jalur panjang, disiplin perlu diperhatikan. Misalnya

saat mendesain rangkaian kecepatan tinggiI Terdapat kapasitansi dan induktansi parasitik yang

tidak dapat diabaikan

I Perlu menjaga delay propagasi sinyal masihmemenuhi konstrain kecepatan data

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Flip-flip (Sekuensial)I Real: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai

masukannya seketika saat transisi masukan clock dari 0 ke 1(transisi naik). Selain itu, nilai yang tersimpan akan terlihat dikeluarannya seketika itu juga

I Flip-flop membutuhkan nilai yang akandisimpan harus ada di jalur masukan dalaminterval waktu sebelum transisi clock naik.Disebut setup time

I Nilainya harus tidak berubah antara interval

tersebut sampai suatu interval setelah

transisi clock naik. Disebut hold time

I Nilai yang tersimpan tidak langsung tampak di keluaran, namun adadelay. Disebut clock-to-output delay

I rangkaian harus memenuhi konstrain berikutI Perubahan data input harus tidak terjadi dalam interval thI Keluaran data dari satu sisi clock harus sampai di input

flip-flop selanjutnya sebelum interval setup time di clockberikutnya

Rangkaian TTL


Teknologi CMOS

Rangkaian TTL


Level Beban Statis


Perubahan Sinyal

Sumber Daya

Sumber Daya

I Dua sumber konsumsi daya di rangkaian digitalI daya static: disebabkan karena arus bocor (leakage

current) antar dua terminal atau terminal denganground

I Terjadi secara kontinyu, tidak dipengaruhi olehoperasi rangkaian

I daya dinamik: disebabkan karena adanya chargingdan discharging di kapasitansi beban saat adatransisi level tegangan logika di keluaran (naik/turun)

I Dipengaruhi oleh frekuensi perubahan level sinyal

I Upaya mengontrol konsumsi daya:I daya statik: memilih komponen dengan konsumsi

daya statik rendahI daya dinamik: mengurangi frekuensi transisi sinyal

rangkaian ttl @2012,eko didik widianto teknologi … · aplikasi ic ttl rangkaian ttl tinjauan...

Documents