P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 1

PUERTAS LÓGICAS Carlos Cardelo

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 2

PUERTAS LÓGICAS

PUERTA NOT O INVERSO RA

Se trata de una operación que solo maneja una variable de entrada y otra de salida. La salida

toma el estado opuesto o inverso del que tiene la entrada.

Tabla De La Verdad De La Puerta Inversora NOT

VALOR EN LA

ENTRADA

VALOR EN LA

SALIDA

0 1

1 0

PUERTA OR O SUMADORA

Cuando distintas variables lógicas se combinan mediante la función OR, el resultado toma el

estado alto, verdadero o 1 si alguna de ellas tiene dicho estado. La ecuación que representa la

función OR de dos variables de entrada es la siguiente:

X = A + B

Tabla De La Verdad De La Puerta Sumadora OR

VALOR EN LA

PARTE A

VALOR EN LA

PARTE B

VALOR OBTENIDO EN

LA

SALIDA

0 0 0

0 1 1

1 0 1

1 1 1

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 3

PUERTA NOR O SUMADOR A INVERSORA

Esta puerta produce la función inversa de la puerta OR, es decir, la negación de la suma lógica

de las variables de entrada. Su comportamiento es equivalente a la de la puerta OR seguida de

una NOT.

Tabla De La Verdad De La Puerta Sumadora Inversora NOR

VALOR EN LA

PARTE A

VALOR EN LA

PARTE B

VALOR OBTENIDO EN

LA

SALIDA

0 0 1

0 1 0

1 0 0

1 1 0

PUERTA AND O MULTIPLICADORA

Cuando varias variables lógicas, de tipo binario, se combinan mediante la operación lógica

AND, producen una variable de salida, que solo toma el nivel lógico 1, estado alto o verdadero,

si todas ellas tienen dicho nivel o estado. La ecuación lógica de la función AND para dos

variables de entrada es la siguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 4

Tabla De La Verdad De La Puerta Multiplicadora AND

VALOR EN LA

PARTE A

VALOR EN LA

PARTE B

VALOR OBTENIDO EN

LA

SALIDA

0 0 0

0 1 0

1 0 0

1 1 1

PUERTA NAND O MULTIP LICADORA INVERSORA

La puerta NAND produce la función inversa de la AND, o sea, la negación del producto lógico

de las variables de entrada. Actúa como una puerta AND seguida de una NOT.

Tabla De La Verdad De La Puerta Multiplicadora Inversora NAND

VALOR EN LA

PARTE A

VALOR EN LA

PARTE B

VALOR OBTENIDO EN

LA

SALIDA

0 0 0

0 1 0

1 0 0

1 1 1

PUERTA OR EXCLUSIVA (OREX)

La salida de esta compuerta es 1, estado alto o verdadero si cada entrada es 1 pero excluye la

combinación cuando las dos entradas son 1. La función OR exclusiva tiene su propio símbolo

gráfico o puede expresarse en términos de operaciones complementarias AND, OR.

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 5

Función:

Tabla de la verdad de la puerta OR Exclusiva (EX-OR)

VALOR EN LA

PARTE A

VALOR EN LA

PARTE B

VALOR OBTENIDO EN

LA

SALIDA

0 0 0

0 1 1

1 0 1

1 1 0

PUERTA NOR EXCLUSIVA (NOREX)

Función:

F= A·B+ ·

Tabla De La Verdad De La Puerta NOR Exclusiva (NOREX)

VALOR EN LA PARTE A

VALOR EN LA PARTE B

VALOR OBTENIDO EN LA

SALIDA

0 0 1

0 1 0

1 0 0

1 1 1

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 6

CIRCUITOS COMBINACIO NALES:

Un circuito combinacional es aquel que se forma exclusivamente por funciones lógicas

elementales; tiene un número determinado de entradas y otro de salidas, y el estado de las

salidas depende exclusivamente del de las entradas y del circuito del que se trate.

Son de este tipo los circuitos siguientes:

Lógicos

Generador/Detector de paridad

Multiplexor y Demultiplexor

Codificador y Decodificador

Conversor de código

Comparador

Aritméticos

Sumador

Aritméticos y lógicos

Unidad aritmético lógica

Aunque se pueden diseñar mediante puertas lógicas, existen ya en el mercado circuitos

integrados que realizan las funciones mencionadas (bloques MSI Medium Scale Integration) y

que son más cómodos de emplear.

DISEÑO DE CIRCUITOS COMBINACIONALES

PROCESO DE DISEÑO

Diseñar: Proceso por el cual se obtiene el objeto pedido a partir de unas especificaciones iniciales.

Los pasos a seguir son los siguientes:

1. Estudio de las especificaciones iniciales, para entender realmente qué es lo que hay que hacer.

2. Obtención de las tablas de verdad y expresiones booleanas necesarias. Nos describen qué función es la que se quiere implementar y lo hacemos.

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 7

3. Simplificación de las funciones booleanas. No basta con implementar una función y ya está. Hay que implementar la mejor función, esto es la más simple (¡lo sencillo es lo que mejor funciona!) ¡¡¡Este punto es importantísimo!!!

4. Implementación de las funciones booleanas utilizando puertas lógicas. El resultado de esto es la obtención de un esquema o plano del circuito.

5. Construcción. El último paso es llevar ese plano o circuito a la realidad, construyendo físicamente el diseño.

IMPLEMENTACIÓN DE FU NCIONES CON CUALQUIER TIPO DE PUERTAS

El proceso es muy sencillo. Sólo hay que tomar la función que queremos implementar e ir sustituyendo las operaciones del Algebra de Boole por sus correspondientes puertas lógicas.

EJEMPLO 1:

Implementar la siguiente función, utilizando cualquier tipo de puertas lógicas:

F= A + B· + · ·C

Se trata de implementar un circuito que tiene tres bits de entrada: A, B y C y como salida se quiere obtener la función F indicada. Se puede realizar de muchas formas, pero vamos a ir poco a poco. Primero nos fijamos que no tenemos ninguna restricción. Es decir, en el enunciado nos permiten utilizar cualquier tipo de puerta lógica, y con cualquier número de entradas. Tampoco vamos a simplificar la función, porque lo que queremos es ver cómo implementarla, aunque ya hemos visto que siempre hay que simplificar! (y de hecho, esta función se puede simplificar más, ¿cómo?). Vemos que en la función hay tres términos que van sumados:

A; B· ; · ·C

Si empleáramos una puerta lógica de 3 entradas, la representación de la función sería:

Ahora el problema solo consiste en obtener los 3 términos por separado y emplearlos como entradas de la puerta OR de 3 entradas.

El término B· es el producto (puerta AND)de B y el negado de C:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 8

El término lo obtenemos mediante un inversor:

Ahora, si empleamos una puerta AND:

Para obtener el término · ·C, que es el último que nos falta, nos fijamos que es un producto

de tres elementos, por lo que usaremos una puerta AND de tres entradas:

y por último y se obtienen mediante inversores:

y ahora unimos todas las piezas para obtener el circuito final:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 9

EJERCICIOS:

Implementar solo con NAND las puertas: NOT, OR, NOR y AND.

NOT

OR NOT OR (NOR)

AND

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 10

Implementar solo con NOR las puertas: NOT, OR, NAND y AND

OR

NOT

AND NAND

Implementar solo con NAND la puerta OREX.

Implementar solo con NOR la puerta OREX

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 11

Implementar solo con NAND la puerta NOREX

Implementar solo con NOR la puerta NOREX

Implementar Y+W con NAND Implementar Y+W con NOR

Implementarcon AND

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 12

Implementar con NOR

ANÁLISIS DE CIRCUITO S COMBINACIONALES

Por análisis entendemos lo contrario de diseño. Al diseñar partimos de unas especificaciones,

obtenemos una tabla de verdad o una función booleana, la simplificamos y la implementamos

con puertas lógicas. En el análisis partimos de un circuito y tendremos que obtener bien la

tabla de verdad, bien la expresión booleana, lo que nos permitirá analizar si el circuito era el

más óptimo o nos permitirá hacer una re-implementación de dicho circuito utilizando otra

tecnología.

Si el circuito tiene pocas entradas, cuatro o menos, lo mejor es hacer la tabla de verdad. Para

realizarla tomaremos puntos intermedios en el circuito, que incluiremos también en la propia

tabla. Iremos rellenando el valor de estos puntos intermedios hasta obtener el valor de la

función.

Y como siempre, lo mejor es ver un ejemplo.

Obtener la tabla de verdad del siguiente circuito:

Lo primero que haremos será tomar puntos intermedios: seleccionamos las salidas de las puertas lógicas y les asignamos una variable boolena:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 13

Así:

F = a + b

donde para obtener a y b, sustituimos las puertas lógicas por las operaciones que representan:

a = ; b = A·B

obteniendo de este modo:

F= + A·B

Para obtener la tabla de la verdad dibujaremos una tabla donde aparezcan estos puntos intermedios, le daremos valores y, por último, los sumaremos, obteniendo el resultado buscado. Recordemos que:

B C A B A·B

0

0

1

0

0

0

0 1 1 0 1 0

1 0 1 1 0 0

1 1 0 1 1 1

De este modo si construimos una tabla con todos los pasos intermedios obtendremos:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 14

A B C a = b = A·B F= a + b = +A·B

0 0 0 1 0 1

0 0 1 1 0 1

0 1 0 1 0 1

0 1 1 0 0 0

1 0 0 1 0 1

1 0 1 1 0 1

1 1 0 1 1 1

1 1 1 0 1 1

Aunque no los pide el enunciado del ejercicio, vamos a obtener la expresión más simplificada de F, usando Karnagh, y la vamos a comparar con la expresión F que antes obtuvimos. El diagrama de Karnaugh es muy sencillo de obtener a partir de la tabla de verdad, puesto que sólo un ’0’. Pintamos este ’0’ en su casilla correspondiente (A=0, B=1 y C=1) y el resto de casillas valdrán ’1’:

A 0 1

BC

00 1 1

01 1 1

11 1

10 1 1

A Quedando como solución simplificada:

F = A + +

Comprobando que es la solución más simplificada.

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 15

CODIFICAR Y DECODIFICAR

Todos los circuitos digitales funcionan aplicando a sus entradas señales digitales. Las salidas de estos

circuitos son señales eléctricas del mismo tipo.

Código es una combinación de símbolos que tiene un determinado valor dentro de un sistema

establecido. Es una serie de unidades o de información que se relaciona de manera preestablecida con

conjunto de símbolos o signos que indican el valor.

Código binario: 0 – No hay señal; 1 – Señal eléctrica de nivel adecuado

Código numérico: 2 – Cifra que indica la existencia de un par de unidades de una cosa.

Los códigos que empleamos en los sistemas digitales son los CÓDIGOS BINARIOS, que consisten en

combinaciones de unos y ceros.

Por ejemplo, si queremos representar el número 9 lo hacemos mediante combinación de unos y ceros:

910 (Decimal) = 10012 (Binario)

Los códigos más comunes son:

a) Binario Natural: Representamos cualquier número decimal mediante la combinación Binaria

correspondiente: 9 será 1001

b) Decimal Codificado en Binario (BCD): para representar un número decimal con este sistema se

representa cada dígito decimal mediante 4 bits (0 o 1) por separado, con lo que la posible

combinación de bits nunca pasará de 10:

Ejemplo: Codificar en BCD el número 568.

Conversión directa típica entre un número en decimal y uno binario:

56810 = 10001110002

La representación el mismo número decimal en código BCD será:

5 8 6

0101 1000 0110

Por tanto: 56810 = 010110000110BCD

El código BCD cuenta como un número binario normal del 0 al 9, pero del diez (1010) al quince (1111) no son permitidos pues no existen, para estos números, el equivalente de una cifra en decimal.

Este código es utilizado, entre otras aplicaciones, para la representación de las cifras de los números decimales en displays de 7 segmentos.

Existen 3 tipos de codificación BCD:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 16

BCD Natural: Las 10 primeras cifras en orden creciente “NATURAL”

BCD Exceso tres: NO se emplean las 3 primeras cifras del BCD natural ni las 3 últimas de

la codificación hasta el número 16

BCD Aiken: Solo empleamos las 5 primeras cifras y las 5 últimas de la codificación hasta

el número 16

La tabla siguiente nos muestra los valores correspondientes a cada uno de estos códigos:

Sistema Decimal

BCD Natural

BCD Exceso 3

BCD Aiken

0

0000

0011

0000

1

0001

0100

0001

2

0010

0101

0010

3

0011

0110

0011

4

0100

0111

0100

5

0101

1000

1011

6

0110

1001

1100

7

0111

1010

1101

8

1000

1011

1110

9

1001

1100

1111

c) Códigos Progresivos: Se suelen emplear en procesos Industriales para convertir magnitudes

analógicas en digitales y consisten, fundamentalmente, en que para pasar de una combinación a la

siguiente difiere solo en 1 bit (solo se permite cambiar un bit de un código al siguiente). Esta

progresión sucede también entre la última y la primera combinación. Por eso se le llama también

código cíclico. El más usado es el Código de Gray.

Código de GRAY: es utilizado principalmente en sistemas de posición, ya sea angular o

lineal. Sus aplicaciones principales se encuentran en la industria y en robótica.

Cuando un número binario pasa de: 0111 a 1000 (de 7 a 8 en decimal) o de 1111 a 0000 (de 16 a 0 en decimal) cambian todas las cifras.

Para el mismo caso pero en código Gray:

0100 a 1100 (de 7 a 8 en decimal) o de 1000 a 0000 (de 16 a 0 en decimal) sólo ha cambiado una cifra

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 17

La característica de pasar de un código al siguiente cambiando sólo un dígito asegura menos

posibilidades de error.

Para convertir un número binario a código Gray, se sigue el siguiente método:

1. Se suma el número en binario con el mismo, pero el segundo sumando debe correrse una cifra a

la derecha.

2. Se realiza una suma binaria cifra con cifra sin tomar en cuenta el acarreo y se obtiene la suma

total.

3. Al resultado anterior se le elimina la última cifra del lado derecho (se elimina el cero que está en

rojo), para obtener el código GRAY.

RECORDEMOS QUE:

1 1 0 0 1 1 0

1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

1 0 1 0 1 0 1

0 +0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 10

MÉTODO PARA CONVERTI R CÓDIGO GRAY A BINA RIO:

1. El primer dígito del código Gray será el mismo que el del binario

2. Si el segundo dígito del código Gray es "0", el segundo dígito binario es igual al primer digito binario, si este dígito es "1" el segundo dígito binario es el inverso del primer dígito binario.

3. Si el tercer dígito del código Gray es "0", el tercer dígito binario es igual al segundo dígito binario, si este dígito es "1", el tercer dígito binario es el inverso del segundo dígito binario..... y así hasta terminar.

Tabla de Código de Gray para 4 bits:

Decimal Gray Decimal Gray

0 0000 0000 8 1000 1100 1 0001 0001 9 1001 1101 2 0010 0011 10 1010 1111 3 0011 0010 11 1011 1110 4 0100 0110 12 1100 1010 5 0101 0111 13 1101 1011 6 0110 0101 14 1110 1001 7 0111 0100 15 1111 1000

d) Códigos Detectores y Correctores de ERROR: Existen códigos más complejos que se emplean para

detectar y, en ocasiones, corregir los errores que se producen cuando enviamos datos por la red. El

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 18

error se detectará o corregirá si se produce n un solo bit de la combinación; de todos modos, la

posibilidad de que se produzca error en dos bits simultáneamente es muy remota.

El número mínimo de bits de estos códigos es de 5.

Detectores de PARIDAD: Se forman añadiendo un bit más a los de la combinación BCD.

Paridad PAR: El número de unos que contamos, INCLUIDO EL DE PARIDAD, debe

ser PAR.

Paridad IMPAR: El número de unos que contamos, INCLUIDO EL DE PARIDAD,

debe ser impar.

PARIDAD PAR

0

0

0

0

0

0

5

0

1

0

1

0

1

0

0

0

1

1

6

0

1

1

0

0

2

0

0

1

0

1

7

0

1

1

1

1

3

0

0

1

1

0

8

1

0

0

0

1

4

0

1

0

0

1

9

1

0

0

1

0

PARIDAD IMPAR

0

0

0

0

0

1

5

0

1

0

1

1

1

0

0

0

1

0

6

0

1

1

0

1

2

0

0

1

0

0

7

0

1

1

1

0

3

0

0

1

1

1

8

1

0

0

0

0

4

0

1

0

0

0

9

1

0

0

1

1

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 19

Detector 2 entre 5 y detector BIQUINARIO (2 entre 7): Formados por combinaciones de

5 y 7 bits respectivamente, siendo 2 el número de unos lógicos. El ERROR se detecta

contando el número de unos de cada combinación.

Generadores de PARIDAD: Un bit de paridad se genera mediante un circuito sencillo

compuesto por puertas XOR.

Códigos Correctores de ERROR: Se utilizan principalmente en procesos industriales y

proporcionan el lugar que ocupa el bit erróneo, mediante un circuito adecuado que

corrige automáticamente el error detectado en la información recibida. El más

habitualmente empleado es el de HAMMING.

Códigos Alfanuméricos: Se emplean para representar información de letras, números y signos

especiales. Los más utilizados son los códigos ASCII (American Standard Code for Information

Interchange).

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 20

CODIFICADORES Y DECO DIFICADORES

CODIFICADORES

Al diseñar un sistema digital es necesario representar o codificar en forma binaria la información numérica y alfanumérica que se obtiene de dicho sistema y, para ello, existen los circuitos COMBINACIONALES denominados CODIFICADORES. Los codificadores nos permiten “compactar” la información, generando un código de salida a partir de la información de entrada.

Un codificador es un circuito combinacional que cuenta con un número determinado de entradas (2n) , de las cuales sólo una tiene el estado lógico 1, y un número n de salidas, mediante las cuales se genera un código de varios bits que depende de cuál sea la entrada excitada.

El diseño de un codificador se realiza como el de cualquier circuito combinacional.

Como ejemplo veremos un codificador 22 entradas (4 entradas) y 2 salidas. La tabla de la verdad será:

a3

a2

a1

a0

S1

S0

x

x

x

1

0

0

x x 1 0 0 1

x 1 0 0 1 0

1 0 0 0 1 1

Los valores de las entradas representados por x se denominan términos indiferentes. Esto

significa que tanto si el valor de X=1 o X=2, los valores de la salida serán idénticos.

Obtenidas y simplificadas las funciones nos resultan:

S0 = 0· 1·(a2 +a3)

S1 = 0·(a1+ 2·a3)

El circuito resultante:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 21

CODIFICADOR 74LS148 COMERCIAL

Es un circuito construido en tecnología TTL (5 v) con 8 entradas (Inputs) y 3 salidas (Outputs). La principal aplicación de este circuito es la de obtener un código BINARIO a partir de las líneas de TECLADO.

Además de las líneas de entrada y salida de datos (Inputs y Outputs), disoné de una entrada de

INHIBICIÓN 1 de tal forma que SI SU VALOR ES 1 NO CODIFICA. También dispone de 2 salidas

y . La primera estará a nivel bajo (L) cuando todas las entradas estén a nivel alto (H) y

la segunda pasa a nivel bajo cuando una entrada de datos esta a nivel alto.

La tabla de la verdad de este circuito es:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 22

Se comprueba que EL NIVEL ACTIVO ES EL CERO y las salidas nos indican, de forma negada, el

valor binario correspondiente a la entrada activa.

El diagrama de puertas lógicas es el siguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 23

DECODIFICADORES

Realizan la función inversa a los codificadores, ponen un valor lógico 0 o 1 en un salida,

dependiendo de la combinación de las entradas. Tendrá, por tanto n entradas y 2n salidas.

Un ejemplo será un decodificador de 2 entradas a 4 salidas:

a1

a0

S3

S2

S1

S0

0

0

1

1

1

0

0 1 1 1 0 1

1 0 1 0 1 1

1 1 0 1 1 1

Las ecuaciones lógicas que corresponden son:

0 = 0 · 1 ; aplicando Boole S0 =

1 = a0 · 1 ; S1= 1

2= 0 · a1 ; S2=

3= a0 · a1 ; S2=

El circuito resultante será:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 24

DECODIFICADOR 74LS42 COMERCIAL

También construido en tecnología TTL, es un circuito comercial con 4 líneas de entrada y 10 de salida, en el que si aplicamos una combinación BCD a la entrada, activa la correspondiente línea de salida. El nivel activo en la salida es 0.

El símbolo lógico es el siguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 25

El diagrama de conexiones es como sigue:

el diagrama lógico con puertas seria el sguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 26

La tabla de la verdad es:

La entrada A3 proporciona una función útil de inhibición cuando el 74LS42 trabaja en modo

decodificación 1de 8. A3 también se usa como entrada en modo demultiplexor de 8 salidas.

GENERADORES Y DETECT ORES DE PARIDAD

GENERADOR DE PARIDAD

Un bit de paridad se genera mediante un circuito sencillo compuesto por puertas XOR.

Como ejemplo diseñaremos un GENERADOR DE PARIDAD PAR para una palabra de 8 BITS.

Recordemos que:

Paridad PAR: El número de unos que contamos, INCLUIDO EL DE PARIDAD, debe ser PAR.

Paridad IMPAR: El número de unos que contamos, INCLUIDO EL DE PARIDAD, debe ser

impar.

Por tanto el generador elemental de paridad (para 2 bits) será:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 27

Con la siguiente tabla de la verdad:

A

B

C

0

0

0

0 1 1

1 0 1

1 1 0

Si tenemos palabras de mas de 2 bits, habrá que combinar el número necesario de puertas de 2 entradas, de modo que construyamos la XOR con las suficientes entradas para generar el bit de paridad. Por ejemplo, un generador para un circuito de 8 bits deberá cumplir la función:

BP = [(a b) (c d) (e f) (g h)]

Y, por tanto, el diagrama de puertas lógicas:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 28

A

B

C

0

0

0

0 1 1

1 0 1

1 1 0

DETECTOR DE PARIDAD

La estructura es idéntica a la del generador de paridad, pero añadiremos como entrada el Bit de Paridad de la palabra a comprobar y lo compararemos con el que nosotros generamos, si la salida resultado de esta comparación es 0, la transmisión es correcta y si es 1 la transmisión ha fallado.

Veamos el detector de una palabra de 7 bits mas uno de paridad (BP).

COMPARADORES

Son circuitos combinacionales que, al presentar en sus entradas 2 palabras de N bits,detectan si son iguales o no , y si no lo son, cual de las dos es mayor.

La puerta XOR es, de nuevo, el comparador elemental:

El proceso a seguir para diseñar un comparador se realiza a partir de las condiciones de comparación.

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 29

S0 es la salida para A > B

S1 es la salida para A < B

S2 es la salida para A = B

Con estas condiciones, la tabla de la verdad quedará:

A

B

S0

S1

S2

0

0

0

0

1

0 1 0 1 0

1 0 1 0 0

1 1 0 0 1

Las funciones correspondientes son:

S0 = A·

S1 = ·B

El diagrama de contactos quedará:

S2 = A B

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 30

COMPARADOR 7485 COMERCIAL

Es un comparador de palabras de 4 bits cada una que se puede conectar en paralelo con otros de iguales características, para comparar palabras de más bits.

Si aplicamos las salidas A > B, A = B y A < B de un dispositivo correspondiente a la etapa (4 bits) de 4 bits de menor peso de un dispositivo, a las entradas correspondientes del mismo nombre del dispositivo de 4 bits de mayor peso, obtendremos un comparador de 8 bits.

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 31

CONVERSORES DE CÓDIGO

Son circuitos Codificadores y Decodificadores que realizan funciones especificas y concretas de

conversión de códig, entre ellos los más comunes son los convertidores Decimal a BCD, BCD a

Decimal y BCD a / segmentos (par Displays de 7 segmentos).

Destacaremos los siguientes:

CONVERTIDOR SN74LS147 10 A 4 DECIMAL A BCD COMERCIAL

Codifica 9 líneas de entrada a 4 de salida (BCD), la condición decimal de cero no requiere

codificación porque a la salida tenemos cero cuando en las 9 entradas tenemos nivel lógico

alto (1):

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 32

CONVERTIDOR SN74LS42 4 A 10 BCD A DECIMAL COMERCIAL

Es un Decodificador multipropósito diseñado para trabajar con 4 entradas BCD y proporcionar

10 salidas independientes (Decimal). Acepta 4 entradas BCD de nivel alto (1) y proporciona 10

salidas (decimal) de nivel bajo. El cero se da cuando todas las entradas están a 1 y proporciona

1 en todas las salidas a partir del momento en que en las entradas aparece una combinación

lógica mayor que 9 en decimal.

La Tabla de la Verdad:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 33

DECODIFICADOR BCD A 7 SEGMENTOS SN74LS47 COMERCIAL

El circuito admite 4 bits de entrada Binario Codificado en Decimal (BCD) y, dependiendo del

estado de las entradas auxiliares, decodifica estos datos a un visualizador numérico de 7

segmentos. Posee también una entrada (negada) de Test de Lámpara LT y una de Supresión de

cero (también negada) BI/RBO

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 34

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 35

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 36

MULTIPLEXORES Y DEMU LTIPLEXORES

MULTIPLEXORES (O MULTIPLEXADORES)

La función de Multiplexar consiste en enviar a voluntad, mediante un mecanismo de selección, por un único canal de salida (y por uno solo) la información presente en alguna de las varias líneas de entrada.

El multiplexor más elemental es el Conmutador eléctrico, también lo serian los selectores de varias posiciones.

Los circuitos combinacionales que realizan esta función están formados por N líneas de

entrada de información, UNA salida y n entradas de control. La relación entre las entradas de

información y de control es: N=2n (un multiplexor con 8 entradas de información tendrá 3

entradas de control 23=8).

MULTIPLEXOR COMERCIAL DE 8 ENTRADAS 74HC151

Se trata de un multiplexor de 8 entradas y 3 de control (23), que cumple la siguiente tabla de la verdad:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 37

Las entradas S0, S1 y S2 son las entradas de control. La entrada es de inhibición cuando la

tenemos a 1 (nivel alto) y pone a cero la salida. Dispone de 2 salidas complementarias Y (salida) y la (complementaria de Y).

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 38

DEMULTIPLEXORES (O DEMULTIPLEXADORES)

Son circuitos que realizan la función inversa de los anteriores, es decir que tienen una única

entrada, N salidas de datos y n entradas de control (23=8 salidas). La información presente

en la entrada la transmitimos a la salida seleccionada mediante las entradas de control.

Podemos utilizar para esta misión los circuitos integrados comerciales como demultiplexores y como decodificadores indistintamente (74LS42).

DEMULTIPLEXOR COMERCIAL DE 8 SALIDAS SN74LS138

Esta diseñado especialmente para seleccionar la dirección de decodificación de los chips de memoria de alta velocidad. Gracias a las múltiples entradas de inhibición se puede expandir a 24 salidas de decodificación, acoplando varios 74LS138.

La tabla de la verdad es la siguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 39

Posee 3 entradas de DIRECCIÓN (A0, A1 y A2) que determinan la salida donde tendremos

valor bajo [Salida (OUT) por nivel bajo (LOW)] y 3 entradas de Inhibición, de las cuales 1 es por

nivel alto ( E3) y las otras dos por nivel bajo ( 0 y 1). Para emplearlo como Demultiplexor

haremos servir una de las entradas de nivel bajo ( 0 y 1) como dato, mientras las otras las

mantenemos al nivel requerido (alto para E1 y bajo para la otra entrada de nivel bajo)

CONSTANTE.

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 40

Las entradas múltiples de Inhibición permiten una fácil expansión de 8 hasta 32 salidas

decodificadas (5 entradas de selección son 25 = 32), empleando un inversor (74LS04).

CIRCUITOS SUMADORES

La suma o adición binaria es análoga a la de los números decimales. La diferencia radica en que

en los números binarios se produce un acarreo o “me llevo” (carry) cuando la suma excede de

uno mientras en decimal se produce un acarreo cuando la suma excede de nueve (9).

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 41

1 1 1

1 0 1 0

1

1

1

1

1

1

0

0

1

10 + 15 = 25

De la operación extraemos las siguientes conclusiones:

1. Los números o sumandos se suman en paralelo o en columnas, colocando un número

encima del otro. Todos los números bajo la misma columna tienen el mismo valor

posicional.

2. El orden de ubicación de los números no importa (propiedad conmutativa).

El circuito lógico de suma más elemental es el SEMISUMADOR, que suma 2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este se produce.

La operación de un semisumador se puede sintetizar mediante las siguientes 2 operaciones booleanas:

S = A B

Y el acarreo (me llevo):

C0 = A · B

Así la tabla de la verdad será:

A

B

S (∑)

C0

0

0

0

0

0 1 1 0

1 0 1 0

1 1 0 1

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 42

Y el diagrama de símbolos:

Para realizar una suma binaria donde se tenga presente un acarreo (carry) de entrada se debe implementar un circuito que tenga presente esta nueva variante; como es el caso del sumador

completo. El sumador completo tiene 3 entradas que se suman y son: A, B, y Cin (entrada de

arrastre), y las salidas habituales S (∑) y Co (suma y salida de arrastre)

Donde HA es el semisumador ya visto y FA el sumador completo.

Es decir que un sumador total o completo tendrá la siguiente tabla de la verdad:

A

B

Cin

S (∑)

C0

0

0

0

0

0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 43

Con las funciones siguientes:

S = Cin (A B)

C0 = · ·

Que nos dará una implementación mediante puertas:

SUMADOR TOTAL INTEGRADO 74LS83 DE 4 BITS CON ACARREO

Es un circuito que suma 2 números binarios de 4 bits más el bit de acarreo Cin entregado

exteriormente a la entrada C0

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 44

El diagrama de puertas del 7483:

La tabla de la verdad:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 45

Y la función suma aparece en sus salidas ( 1 a ∑ 4 ) y el acarreo de salida C 4 que también

proporciona. Cumple la siguiente fórmula:

C0 + 20·(A1 + B1)+ 21·(A2 + B2)+ 22·(A3 + B3) + 23·(A4 + B4 )= 20· ∑ 1 + 21·∑ 2 + 22

· ∑ 3 + 23 · ∑ 4 + 24 · C4

Como ejemplo:

RESTA BINARIA

La resta o sustracción de números binarios es similar a los números decimales. La diferencia radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un préstamo o borrow de 2, mientras que en decimal se produce un préstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la columna correspondiente a la de los dígitos menos significativos. Las reglas que rigen la resta binaria:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 46

Y el circuito lógico, llamado semirrestador (HS), que sustrae un B de un bit A y suministra un bit de diferencia (Di) y un bit de préstamo (Bo):

La operación de un Semirrestador anterior se puede resumir mediante las 5 ecuaciones booleanas:

Di = A· + ·B= A B

Bi = · B (borrow)

A continuación tenemos el proceso de resta de 2 números binarios de 5 bits. El objeto de esta operación es ilustrar el manejo de los préstamos y plantear la necesidad de un restador completo de 2 bits que tenga, como entradas, el minuendo, el sustraendo, y el préstamo anterior y ofrezca como salidas, la diferencia y el préstamo, si existe.

El diagrama de bloques y conexión en bloques de un restador completo será como el que se muestra a continuación:

UNIDADES ARITMETICOL ÓGICAS

La unidad aritmético lógica, también conocida como ALU (siglas en inglés de arithmetic logic unit), es un circuito digital que calcula operaciones aritméticas (como suma, resta, multiplicación, etc.) y operaciones lógicas (si, y, o, no), entre dos números.

Muchos tipos de circuitos electrónicos necesitan realizar algún tipo de operación aritmética, así que incluso el circuito dentro de un reloj digital tendrá una ALU minúscula que se mantiene sumando 1 al tiempo actual, y se mantiene comprobando si debe activar el pitido del temporizador, etc.

Los más complejos circuitos electrónicos son los que están construidos dentro de los chips de microprocesadores modernos ; por lo tanto, estos procesadores tienen dentro de ellos un

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 47

ALU muy complejo y potente. De hecho, un microprocesador moderno (y los mainframes) pueden tener múltiples núcleos, cada núcleo con múltiples unidades de ejecución, cada una de ellas con múltiples ALU.

Muchos otros circuitos pueden contener en el interior una unidad aritmético lógica: unidades de procesamiento gráfico como las que están en las GPU NVIDIA y ATI, FPU como el viejo coprocesador matemático 80387, y procesadores digitales de señales como los que se encuentran en tarjetas de sonido Sound Blaster, lectoras de CD y los televisores de alta definición. Todos éstos tienen en su interior varias ALU potentes y complejas.

El anterior es un típico símbolo esquemático para una ALU: A y B son operandos; R es la salida; F es la entrada de la unidad de control; D es un estado de la salida.

La ALU se compone básicamente de: Circuito Operacional, Registros de Entradas, Registro Acumulador y un Registro de Estados, conjunto de registros que hacen posible la realización de cada una de las operaciones.

La mayoría de las acciones de la computadora son realizadas por la ALU. La ALU toma datos de los registros del procesador. Estos datos son procesados y los resultados de esta operación se almacenan en los registros de salida de la ALU. Otros mecanismos mueven datos entre estos registros y la memoria.

Una unidad de control controla a la ALU, al ajustar los circuitos que le señala a la ALU qué operaciones realizar.

Una ALU simple de 2 bits que hace operaciones de AND, OR, XOR y adición es la que corresponde al esquema siguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 48

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 49

La mayoría de las ALU pueden realizar las siguientes operaciones:

Operaciones aritméticas de números enteros (adición, sustracción, y a veces multiplicación y división, aunque esto es más complejo)

Operaciones lógicas de bits (AND, NOT, OR, XOR, XNOR)

Operaciones de desplazamiento de bits (Desplazan o rotan una palabra en un número específico de bits hacia la izquierda o la derecha, con o sin extensión de signo). Los desplazamientos pueden ser interpretados como multiplicaciones o divisiones por 2.

Un ingeniero puede diseñar una ALU para calcular cualquier operación, sin importar lo compleja que sea; el problema es que cuanto más compleja sea la operación, tanto más costosa será la ALU, más espacio usará en el procesador, y más energía disipará, etc.

Las entradas a la ALU son los datos en los que se harán las operaciones (llamados operandos) y un código desde la unidad de control indicando qué operación realizar. Su salida es el resultado del cómputo de la operación.

En muchos diseños la ALU también toma o genera como entradas o salidas un conjunto de códigos de condición desde o hacia un registro de estado. Estos códigos son usados para indicar casos como acarreo entrante o saliente, overflow, división por cero, etc.

BIBLIOGRAFÍA

Donald L. Shilling y Charles Belove. Circuitos Electrónicos Discretos e Integrados (2ª Edición):

Marcombo - 1985

Antonio Gil Padilla. Electrónica General. 1. Dispositivos y sistemas digitales: McGrau Hill -

1992

Juan González Gómez. CIRCUITOS Y SISTEMAS DIGITALES: Apuntes de Clase. Octubre 2002 -

GNU Free Documentation License

Catálogos de Componentes:

National Semiconductor 1995

Motorola FAST AND LS TTL DATA

Philips File under Integrated Circuits, IC06

ON semiconductors December, 1999 rev. 6

WEB:

Sumador http://es.wikipedia.org/wiki/Sumador

ALU http://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tico_l%C3%B3gica

Puertas http://es.wikipedia.org/wiki/Puerta_l%C3%B3gica

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 50

CONTENIDO

PUERTAS LÓGICAS ...................................................................................................................................1

PUERTA NOT O INVERSORA ..................................................................................................................1

PUERTA OR O SUMADORA ...................................................................................................................1

PUERTA NOR O SUMADORA INVERSORA..............................................................................................2

PUERTA AND O MULTIPLICADORA........................................................................................................2

PUERTA NAND O MULTIPLICADORA INVERSORA ..................................................................................3

PUERTA OR EXCLUSIVA (OREX) .............................................................................................................3

PUERTA NOR EXCLUSIVA (NOREX) ........................................................................................................4

CIRCUITOS COMBINACIONALES: ..............................................................................................................5

Diseño de circuitos combinacionales ....................................................................................................5

Proceso de diseño ............................................................................................................................5

Implementación de Funciones con cualquier tipo de puertas ...............................................................6

Ejemplo 1: ........................................................................................................................................6

Ejercicios: .........................................................................................................................................8

Análisis de circuitos combinacionales .................................................................................................11

Codificar y Decodificar ................................................................................................................14

Método para convertir código GRAY a binario: ..............................................................................16

CODIFICADORES Y DECODIFICADORES................................................................................................19

Codificadores .................................................................................................................................19

Codificador 74LS148 comercial ...............................................................................................20

Decodificadores .............................................................................................................................22

Decodificador 74LS42 comercial..............................................................................................23

GENERADORES Y DETECTORES DE PARIDAD .......................................................................................25

Generador de Paridad ....................................................................................................................25

Detector de Paridad .......................................................................................................................27

COMPARADORES................................................................................................................................27

Comparador 7485 comercial ...................................................................................................29

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS – CARLOS CARDELO – IES MVM

28/02/2011 Pàgina 51

CONVERSORES DE CÓDIGO ................................................................................................................30

Convertidor SN74LS147 10 a 4 Decimal a BCD comercial.........................................................30

Convertidor SN74LS42 4 a 10 BCD a Decimal comercial...........................................................31

Decodificador BCD a 7 Segmentos SN74LS47 comercial ..........................................................32

MULTIPLEXORES Y DEMULTIPLEXORES ...............................................................................................35

Multiplexores (o Multiplexadores) .................................................................................................35

Multiplexor comercial de 8 entradas 74HC151 ........................................................................35

Demultiplexores (o Demultiplexadores) .........................................................................................37

Demultiplexor comercial de 8 salidas SN74LS138 ....................................................................37

CIRCUITOS SUMADORES.....................................................................................................................39

Sumador total integrado 74LS83 de 4 bits con acarreo............................................................42

RESTA BINARIA ...................................................................................................................................44

UNIDADES ARITMETICOLÓGICAS........................................................................................................45

Bibliografía.............................................................................................................................................48