prozess- und materialtoleranzen teil 2 - conday.de · ¾enepig (electroless nickel-electroless...

ForschungsschwerpunktTechnologien der Mikroperipherik

1

CONday Hochfrequenz-Technologie

Berlin, 13. Mai 2014

„Einfluss von Prozess- und Materialtoleranzen auf das Hochfrequenz - PCB-Design“

Referenten: Christian Tschoban/Christian Ranzinger


2

Einfluss von Prozess- und Materialtoleranzen, Teil 2

Einfluss Ätztechnologie auf die Leiterzüge

Nasschemisches Ätzen ist anisotroper ProzessÄtzangriff erfolgt richtungsunabhängig und bewirkt Undercut (sog. Unterätzung)Unterätzung ist abhängig von der zu ätzenden KupferdickeUnterätzung ist ein absoluter WertWirkt sich daher prozentual bei schmalen Leiterzügen stärker ausWird durch sog. „Swell“ der Leiterzüge in der Datenaufbereitung vorgehalten

Prinzip nasschemisches Ätzen


3


Einfluss Ätzprozess auf die Toleranzen der Leiterzugbreiten

Schichtdickenschwankung zu ätzendes Kupfer (vorheriger Galvanikschritt)Panel- und Layout:

Isolierte bzw. vereinzelt und ungeschützt liegende Leiterzüge werden stärker angegriffen als busartige Leiterzugstrukturen (längere Ätzung notwendig, speziell um die in der Mitte liegenden Leiterzüge sauber auszubilden)Anordnung Leiterzüge in Laufrichtung (waagegerecht, senkrecht, diagonal)

Globaler Einfluss auf die Toleranz:Chemie (Konzentrationsverhältnisse der Komponenten)Anlagenparameter (Temperaturen, Durchlaufgeschwindigkeit, Sprühdrücke, Düsenkonfiguration) Richtwert: Gute Anlage mit gut kontrollierter Chemie generiert ca. ±10% Ätzratenschwankung auf der Oberfläche


4


Standardätzen („Rezepte“):Bei einmaligem Durchlauf muss der Bereich mit der langsamsten Ätzge-schwindigkeit (höchstes Kupfer, kleine Leiterzugabstände, Leiterzugbündel) unter Berücksichtigung der Anlagen/Chemietoleranz sicher freigeätzt werdenDadurch werden einzeln liegende Leiterzüge in Bereichen mit geringerer Kupferstärke und zusätzlichem Anlagen/chemiebedingtem stärkerem Ätzangriff deutlich stärker unterätzt (verschmälert)

Toleranzen Leiterzugbreiten


5


Untersuchungsergebnisse LeiterzugtoleranzenStandardfertigung (Feste Vorgaben und Ätzrezepte)

Maßnahme ToleranzfeldStandard 55µmDynamic Swell 33µmAnpassung Layout (Ausgleichspads) 18µm

Leiterzug im Querschliff Leiterzüge im Querschliff


6


Eingrenzen von Leiterzugtoleranzen:„Dynamic Swell“, Softwaretool, das die layoutbedingten unterschiedlichen Anströmungs- und Ätzverhältnisse durch lokal unterschiedliche Ätzzugaben automatisch kompensiertSchichtdickenmessung vor dem Ätzen, Feinanpassung Durchlauf-geschwindigkeit (Prozesszeit)Sequentielles Ätzen, d.h. im ersten Durchlauf wird gezielt weniger geätzt, danach wird durch schrittweises Mikroätzen (Bereich 1-5µm) mit visuellenZwischenchecks in den kritischen Bereichen nachgebessertVerringerung der zu ätzenden Kupferdicke (Pattern Plating, Semiadditiv-Technik mit Differenzätzen)Relevante Leiterzüge möglichst breit layoutenRelevante Leiterzüge auf Innenlagen legen (keine Schichtdickenschwankung Kupfer)


7


Toleranzen KupferschichtdickenFolien der Kupferhersteller haben ein relativ kleines ToleranzfensterBasiskupfer hat ausschließlich Minustoleranz (Kosten!)Galvanische verstärkte Kupferlagen haben je nach Technologie (Panel Platingvs. Pattern Plating) Schichtdickenschwankungen bis zu 100%In Bereichen lokal überhöhter Stromdichten (z.B. Panelränder, isoliert verlaufende Leiterzüge) wird deutlich mehr Kupfer abgeschieden

Standard SonderKupferdicken Basismaterial (Innenlagen) -10% -10%Kupferdicke metallisiert Panel Plating +20% +10%Kupferdicke metallisiert Pattern Plating +80% +30%*)

*) Ggf. massiver Eingriff ins Layouts erforderlich

Schwankungen der Kupferschichtdicken beim Panel Plating


8


Toleranzen KupferschichtdickenFolien der Kupferhersteller haben ein relativ kleines ToleranzfensterBasiskupfer hat ausschließlich Minustoleranz (Kosten!)Galvanische verstärkte Kupferlagen haben je nach Technologie (Panel Platingvs. Pattern Plating) Schichtdickenschwankungen bis zu 100%In Bereichen lokal überhöhter Stromdichten (z.B. Panelränder, isoliert verlaufende Leiterzüge) wird deutlich mehr Kupfer abgeschieden

Standard SonderKupferdicken Basismaterial (Innenlagen) -10% -10%Kupferdicke metallisiert Panel Plating +20% +10%Kupferdicke metallisiert Pattern Plating +80% +30%*)

*) Ggf. massiver Eingriff ins Layouts erforderlich

Schwankungen der Kupferschichtdicken beim Panel Plating


9


Toleranzen DielektrikumMaterialkonstanten und deren Toleranzfeld (Dk, �r) → Materialhersteller & Untersuchungen durch TU-Berlin/IZMDickentoleranzen → Untersuchungen CONTAG

Materialtoleranz der Kerne bzw. vom Rigid-Material (bei 1-und zweiseitigen PCB‘s) → MaterialherstellerPrepregs/Klebesheets, im B-Stage befindliches Harzsystem (ggf. mit Glasgewebe), das als Haftvermittler im Pressprozess verwendet wirdDickentoleranz im unverpressten AnlieferzustandKupferstärke und Layout der zu verfüllenden KupferlagenPressdruck und Verteilung

PCB-Hersteller hat nur auf die letzten beiden Punkte EinflussSchaltung besteht entweder aus zugekauften Kernen oder einem Verbund aus Kernen und verpressten Prepregs


10


Produktionsablauf Multilayer Innenlagen (Cores) herstellen (Tenting-Technik)

Innenlagen zueinander ausrichten und mit Prepregs und Cu-Folie aufstapeln

Verpressen (20kP/cm2, 185°C)

Cu-Folie

Prepregs

Innenlagen

Presswerkzeuge

Druck

Druck

Nachfolgende Prozessschritte wie bei „normaler“ 2-seitige Leiterplatte


11


Untersuchungsergebnisse Dickentoleranzen Dielektrika

Verteilung Dickenschwankungen Dielektrika


12


Maßnahme ToleranzfeldStandard Pressrezepte 18%Erhöhter Druck 16%Erhöhter Druck + Ausgleichspolster 15%Anpassung Layout (Ausgleichsflächen) 8%

Untersuchungsergebnisse Dickentoleranzen Dielektrika

Dielektrikadicken im Schliff


13


EndoberflächenLeiterzüge (Kupfer) können partiell mit Lötstopplack oder Folie beschichtet werdenFreiliegendes Layout kann vollflächig beschichtet werden mit:

HAL (Hot Air Leveling) mit SnCuNi oder SnPbOSP (Organic Surface Passivation)Chem. ZinnENIG (Electroless NickelphosphorhaltigImmersion Gold)ENEPIG (Electroless Nickel-Electroless Palladium-Immersion Gold)EP (Electroless Palladium)Chem. SilberASIG (Autocatalytic Silver-Immersion Gold)ISIG (Immersion Silver-Immersion Gold)


14

Herausforderungen an das PCB-Design, Teil 2

Quickcheck OberflächenfinishsHAL - Pb

HAL + Pb

OSP Chem. Sn

ENIG ENEPIG EP Chem. Ag

ASIG/ISIG

FinePitch

4 4 1 1 1 1 1 1 1

Einpress-technik

1 1 3 1 4 4 2 1 1

Lötbarkeit 2 1 4 1 3 3 2 3 2

Bonden Aludraht

5 5 5 5 1 1 2 2 1

Bonden Golddraht

5 5 5 5 4 1 2 5 2

HF 4 4 2-3 3 4-5 4-5 1-2 1 1

Ökologie 3 4 2 4 3 3 3 2 2

Lager-fähigkeit

1 1 3 4 2 2 2 4 2

Kosten(Faktor)

1 1 0,5 0,7 1,3 1,4 1,1 0,8 1,2

1) Sehr gut 2) gut 3) befriedigend 4) eingeschränkt 5) ungeeignet


15

Vielen Dank für Ihre Aufmerksamkeit!

prozess- und materialtoleranzen teil 2 - conday.de · ¾enepig (electroless nickel-electroless...

Documents