organização e arquitetura de computadoresjoseana/oac_na07.pdf · circuito gerador/verificador de...
TRANSCRIPT
![Page 1: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/1.jpg)
Circuitos Lógicos Combinacionais (Parte II)
Profa. Joseana Macêdo Fechine Régis de Araújo
Carga Horária: 60 horas
Universidade Federal de Campina Grande
Centro de Engenharia Elétrica e Informática
Unidade Acadêmica de Sistemas e Computação
Curso de Bacharelado em Ciência da Computação
Organização e Arquitetura de
Computadores I
![Page 2: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/2.jpg)
2 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Tópicos
Circuitos Lógicos Combinacionais
• Decodificadores
• Codificadores
• Multiplexadores
• Demultiplexadores
• Gerador/Verificador de Paridade
OAC1 - Notas de Aula 07
![Page 3: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/3.jpg)
3 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Decodificação
• Conversão de um código de entrada de n-bits em um
código de saída de m bits com n ≤ m ≤ 2𝑛 tal que
cada palavra-código válida produz um único código
de saída.
Decodificador
• Circuito que implementa a decodificação.
OAC1 - Notas de Aula 07
![Page 4: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/4.jpg)
4 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Exemplo: Decodificador de 1-2 linhas
OAC1 - Notas de Aula 07
![Page 5: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/5.jpg)
5 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Exemplo: Decodificador de 2-4 linhas
OAC1 - Notas de Aula 07
![Page 6: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/6.jpg)
6 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Exemplo: Decodificador com Enable
OAC1 - Notas de Aula 07
![Page 7: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/7.jpg)
7 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
![Page 8: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/8.jpg)
8 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Codificação
• O oposto da decodificação - conversão de um código
de entrada de m-bits em um código de saída de n bits
com com n ≤ m ≤ 2𝑛, tal que cada palavra-código
válida produz um único código de saída.
Codificador
• Circuito que implementa a codificação.
Exemplo: Codificador decimal para BCD
• Entradas: 10 bits correspondente aos dígitos decimais de 0 a 9, (D0,
…, D9)
• Saída: 4 bits com o código BCD.
OAC1 - Notas de Aula 07
![Page 9: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/9.jpg)
9 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Decodificadores e Codificadores – outras aplicações
• Grande parte dos sistemas digitais trabalha com
níveis lógicos representando informações que,
portanto, devem ser codificadas.
• Outros códigos: Código Gray, Código 2 em 5, Código
em Anel, Código para acionamento de display, etc..
OAC1 - Notas de Aula 07
![Page 10: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/10.jpg)
10 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Decodificadores e Codificadores – outras aplicações
OAC1 - Notas de Aula 07
![Page 11: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/11.jpg)
11 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Exemplo: Decodificador BCD - Display de 7 segmentos
OAC1 - Notas de Aula 07
![Page 12: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/12.jpg)
12 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Exemplo: Decodificador BCD -
Display de 7 segmentos
OAC1 - Notas de Aula 07
![Page 13: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/13.jpg)
13 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
Multiplexadores: Circuitos lógicos que realizam seleção.
• Seleção de dados ou informação: uma operação crítica
em sistemas digitais e computadores.
• Características de um circuito seletor:
– Um conjunto de informações de entrada para as quais será
feita a seleção;
– Uma saída; e
– Um conjunto de sinais de controle responsáveis por
selecionar a informação de saída.
OAC1 - Notas de Aula 07
![Page 14: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/14.jpg)
14 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
• Multiplexadores (MUX): circuitos combinacionais
que têm a finalidade de selecionar, a partir das variáveis
de seleção, uma de suas entradas, conectando-a
eletronicamente a sua única saída.
• Circuito com 𝟐𝒏 entradas de dados, uma saída de dados
e n entradas de controle para efetuar a seleção de uma
das entradas de dados.
OAC1 - Notas de Aula 07
![Page 15: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/15.jpg)
15 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
• Exemplo: MUX(2:1)
OAC1 - Notas de Aula 07
![Page 16: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/16.jpg)
16 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
• Exemplo: MUX(4:1)
![Page 17: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/17.jpg)
17 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
![Page 18: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/18.jpg)
18 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
• Exemplo: Código Gray -> Código Binário usando
multiplexadores
![Page 19: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/19.jpg)
19 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
• Código Gray -> Código Binário com MUX(8:1)
![Page 20: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/20.jpg)
20 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
É possível obter o circuito
Código Gray -> Código Binário
utilizando MUX 2:1?
![Page 21: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/21.jpg)
21 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
• Demultiplexadores (DEMUX): têm a finalidade
de selecionar, a partir das variáveis de seleção,
qual de suas saídas deve receber a informação
presente em sua única entrada.
• Roteia o sinal presente em sua única linha de entrada
para uma de suas 𝟐𝒏 saídas, dependendo dos
valores em suas n linhas de controle.
![Page 22: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/22.jpg)
22 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
• Exemplo: (DEMUX 1:2)
![Page 23: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/23.jpg)
23 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
Circuito Gerador/Verificador de Paridade
• Utilizado para detectar erro em transmissão digital.
• Este processo pode ser vulnerável se houver mais do
que um erro, permitindo assim que este passe até o
destino sem ser identificado.
• Usado em muitas aplicações de hardware (em que
uma operação pode ser repetida em caso de
dificuldade, ou quando é útil a simples detecção de
erros).
![Page 24: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/24.jpg)
24 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
Bit de Paridade
• Bit extra anexado ao conjunto de bits para informar a
sua paridade.
• O bit de paridade pode ser 0 ou 1, dependendo do
número de 1´s contido no conjunto de bits do código
(par ou ímpar).
• Paridade Par: o bit anexado serve para tornar o
número total de bits “1” par (Ex.: 01001 -> 001001).
• Paridade Ímpar: o bit anexado serve para tornar o
número total de bits “1” ímpar (Ex.: 01001-> 101001).
![Page 25: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/25.jpg)
25 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
Exemplo: Geração e Verificação de Paridade Par (4 bits)
![Page 26: Organização e Arquitetura de Computadoresjoseana/OAC_NA07.pdf · Circuito Gerador/Verificador de Paridade ... • O bit de paridade pode ser 0 ou 1, dependendo do número de 1´s](https://reader033.vdocuments.mx/reader033/viewer/2022052714/5bedbf1209d3f2f51e8c47ac/html5/thumbnails/26.jpg)
26 Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
Projeto de Circuitos Combinacionais
OAC1 - Notas de Aula 07
Outras estratégias para detecção de erros
• Checksum - Consiste na transmissão de todas as
palavras juntamente com o resultado da sua soma
binária.
• CRC (Cyclic Redundancy Check).
• Códigos de Hamming - Detecção e Correção de Erros.