optimization of fsl gates for various technologies von marcus jeitler
TRANSCRIPT
![Page 1: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/1.jpg)
Optimization of FSL Gates for various Technologies
von Marcus Jeitler
![Page 2: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/2.jpg)
2
Überblick
• Optimierung: Problematik und Strategien (allgemein)
• Optimierung: Problematik und Strategien am Beispiel eines AND Gates (untersucht für FPGA, CMOS und NMOS-Passtransistorlogik)
• Zusammenfassung
![Page 3: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/3.jpg)
3
Problematik – Fundamentale Anforderungen vs. FSL
• Gültigkeit und Konsistenz• Verlustfreiheit
?
?
FIFO Bedingung
• Dual Rail Codierung• Exponentielles Wachstum (2^n+1)
![Page 4: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/4.jpg)
4
• Optimierung auf der Logikebene
Optimierungsstratgien
• Optimierung auf der Technologieebene
lH
![Page 5: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/5.jpg)
5
FPGA – AND Gate Referenzdesign
+ Delay Insensitivity- Size (6 LEs)
![Page 6: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/6.jpg)
6
FPGA AND Gate Optimierung I
ΔT
ΔD
- Delay Insensitivity+ Size (4 LEs)
ΔD < ΔT ΔD > ΔT
![Page 7: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/7.jpg)
7
FPGA – AND Gate Optimierung II
- Delay Insensitivity+ Size (3 LEs)- Losslessness
φ1 → φ0´ → φ0 , φ0´ → 0φ1 → φ0
![Page 8: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/8.jpg)
8
Schematic Design Structure
Inverter für jede Rail
Abhängig von Wertetabelle und Redundanz
static oder semi-static
invertierter Output „gratis“
![Page 9: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/9.jpg)
9
AND Gate Switching Logic I (Data Rail) – no Optimization
• Aufbau anhand Wertetabelle• Einsparung auf Schaltungsebene möglich• FSL Funktionalität durch Anhängen eines static / semi-
static hold Blocks
• Inverter (+8T)• SL Data Rail (+32T)• HL Data Rail (+4T)• SL Parity Rail (+32T)• HL Pairty Rail (+4T)
Kosten (2 log. Eingänge)
Summe: 80T
![Page 10: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/10.jpg)
10
AND Gate Switching Logic II (Data Rail) – full Optimization
• Aufbau anhand Wertetabelle
• Einsparung durch Elimination redundanter Transistoren
• FSL Funktionalität durch Anhängen eines static / semi-static hold Blocks
• Inverter (+8T)• SL Data Rail (+19T)• HL Data Rail (+4T)• SL Parity Rail (+20T)• HL Pairty Rail (+4T)
Kosten (2 log. Eingänge)
Summe: 55T
![Page 11: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/11.jpg)
11
Optimierung mit NMOS – Pass-Transistorlogik
Eigenschaften
• Verknüpfung über mehrere Gatterstufen hinweg ohne Verbindung mit Versorgungsspannung
• MOS-Transistor als nahezu idealer Schalter
Vorteil
• Platzersparnis bei Logikrealisierung und Verbindungen
Nachteil
• Sinkende Spannungspegel bei zunehmender Logiktiefe Signalauffrischung
![Page 12: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/12.jpg)
12
Optimierung mit NMOS –AND Gate (mixed MOS)
• ~Signalauffrischung?• Schaltzeiten?• -NMOS / CMOS Mischung• Pull-down
• Inverter (+8T)• SL Data Rail (+22T)• HL Data Rail (+8T)• SL Parity Rail (+14T)• HL Pairty Rail (+8T)
Kosten (2 log. Eingänge)
Summe: 60T + Pull-down
optimierbar
![Page 13: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/13.jpg)
13
Optimierung mit NMOS –Martin Design
• Signalauffrischung?• Schaltzeiten?• NMOS / CMOS Mischung• Delay!
• Inverter (+8T)• SL Data Rail (+12T)• HL Data Rail (+4T)• SL Parity Rail (+4T)• HL Pairty Rail (+4T)
Kosten (2 log. Eingänge)
Summe: 32T
0 0 0 01 1 1 10 1 0 11 0 1 0
0 0 1 11 1 0 00 1 1 01 0 0 1
XOR Data Rail = 0
XOR Parity Rail = 0 XOR Parity Rail = 1
XOR Data Rail = 1
Output = Input Output:
Data Rail = 0Parity Rail = NXOR Parity Rail
![Page 14: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/14.jpg)
14
Zusammenfassung
• CMOS hat gegenüber FPGA keine wesentlichen Vorteile• Ausgehend von einer wiederkehrenden Grundstruktur
nur minimale Optimierung möglich• Grundstruktur scheint „unantastbar“• NMOS für Dual Rail Logic ungeeignet minimale(?)
Ausbeute zu welchem Preis?
Aufpreis gegenüber konventioneller Logik
CMOS …. Faktor 10
FPGA ….. Faktor 6
![Page 15: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/15.jpg)
15
Vielen Dank für die Aufmerksamkeit
![Page 16: Optimization of FSL Gates for various Technologies von Marcus Jeitler](https://reader035.vdocuments.mx/reader035/viewer/2022070310/55204d8249795902118d5b38/html5/thumbnails/16.jpg)
16
0 0 0 01 1 1 10 1 0 11 0 1 0
0 0 1 11 1 0 00 1 1 01 0 0 1
XOR Data Rail = 0
XOR Parity Rail = 0 XOR Parity Rail = 1
XOR Data Rail = 1
Output = Input Output:
Data Rail = 0Parity Rail = NXOR Parity Rail