หน่�วยความจำาหลั�ก (Main Memory)

หน่�วยความจำาหลั�ก ประสิ�ทธิ�ภาพของโปรเซสิเซอร� หร�อซ�พ�ยู�นั้��นั้

ถู�กวั�ดจากจ�านั้วันั้คำ�าสิ�!ง (Instruction) ท�!ซ�พ�ยู� สิามารถูเร�ยูกใช้%งานั้ได%ในั้ 1 วั�นั้าท� และคำวัามเร)วัด�ง กล*าวันั้��ก)ม�การเพ�!มข+�นั้เป,นั้ 2 เท*า ท-ก ๆ 18 เด�อนั้

หนั้*วัยูคำวัามจ�าของคำอมพ�วัเตอร�เองก)ม�การพ�ฒนั้าเพ�!ม ข+�นั้เช้*นั้เด�ยูวัก�นั้แต*ในั้ท�ศทางท�!แตกต*าง คำ�อหนั้*วัยู

คำวัามจ�านั้��นั้จะม�การเพ�!มขนั้าดเป,นั้ 4 เท*าในั้ท-ก ๆ 36 เด�อนั้ ในั้ขณะท�!ราคำาคำงท�! แต*คำวัามเร)วัของหนั้*วัยูคำวัาม

จ�าม�การเพ�!มข+�นั้ประมาณ 10% ต*อป3เท*านั้��นั้ ด%วัยูเหต-ท�!การเพ�!มคำวัามเร)วัของโปรเซสิเซอร�ท�!ม�อ�ตราสิ�งกวั*าการ

เพ�!มคำวัามเร)วัของหนั้*วัยูคำวัามจ�า ท�าให%ช้*องวั*างระหวั*างคำวัามเร)วัของโปรเซสิเซอร�และคำวัามเร)วัของหนั้*วัยู

คำวัามจ�าเพ�!มมากข+�นั้ การออกแบบสิถูาป5ตยูกรรมคำอมพ�วัเตอร�จ+งต%องพ�จารณาการลดช้*องวั*างนั้��

การทำางาน่ของหน่�วยความจำาการทำางาน่ของหน่�วยความจำาหน่�วยความจำาหลั�กหน่�วยความจำาหลั�ก เป,นั้ศ�นั้ยู�กลางของการท�างานั้ เป,นั้ศ�นั้ยู�กลางของการท�างานั้

ต*าง ๆ ของระบบคำอมพ�วัเตอร�ในั้ป5จจ-บ�นั้ หนั้*วัยูคำวัามจ�าหล�ก ต*าง ๆ ของระบบคำอมพ�วัเตอร�ในั้ป5จจ-บ�นั้ หนั้*วัยูคำวัามจ�าหล�ก คำ�อพ��นั้ท�!เก)บข%อม�ลขนั้าดใหญ่*ท�!ประกอบไปด%วัยู พ��นั้ท�!เก)บ คำ�อพ��นั้ท�!เก)บข%อม�ลขนั้าดใหญ่*ท�!ประกอบไปด%วัยู พ��นั้ท�!เก)บ

ข%อม�ลยู*อยูท�!ม�ขนั้าดเป,นั้ ไบต� ข%อม�ลยู*อยูท�!ม�ขนั้าดเป,นั้ ไบต� (Byte) (Byte) โดยูแต*ละไบต�จะม�โดยูแต*ละไบต�จะม� แอ)ดเดรสิ แอ)ดเดรสิ (Address) (Address) บอกต�าแหนั้*งของต�วัเองด%วัยู ซ+!ง บอกต�าแหนั้*งของต�วัเองด%วัยู ซ+!ง

การท�างานั้ของระบบคำอมพ�วัเตอร�นั้��นั้จะเร�!มต%นั้จากการด+งการท�างานั้ของระบบคำอมพ�วัเตอร�นั้��นั้จะเร�!มต%นั้จากการด+ง หร�อเฟ็,ตช้�คำ�าสิ�!ง หร�อเฟ็,ตช้�คำ�าสิ�!ง (Fetch) (Fetch) ออกมาจากหนั้*วัยูคำวัามจ�าแล%วัเอ)กออกมาจากหนั้*วัยูคำวัามจ�าแล%วัเอ)ก

ซ�คำ�วัต� ซ�คำ�วัต� (Execute) (Execute) คำ�าสิ�!งเหล*านั้��นั้ท�ละคำ�าสิ�!งคำ�าสิ�!งเหล*านั้��นั้ท�ละคำ�าสิ�!ง

ร�จำ�สเตอร� ร�จำ�สเตอร� (Register)(Register)

• เมมโมร�บั�พเฟอร�ร�จำ�สเตอร�เมมโมร�บั�พเฟอร�ร�จำ�สเตอร� (MBR : Memory buffer (MBR : Memory buffer register) : register) : เป,นั้หนั้*วัยูเก)บข%อม�ลท�!จะสิ*งออกไปเก)บ หร�อท�!ด+ง เป,นั้หนั้*วัยูเก)บข%อม�ลท�!จะสิ*งออกไปเก)บ หร�อท�!ด+ง

มาจากหนั้*วัยูคำวัามจ�า มาจากหนั้*วัยูคำวัามจ�า• เมมโมร�แอ�ดเดรสร�จำ�สเตอร�เมมโมร�แอ�ดเดรสร�จำ�สเตอร� (MAR : Memory address (MAR : Memory address

register) : register) : เป,นั้ต�วัก�าหนั้ดท�!อยู�*ของหนั้*วัยูคำวัามจ�าท�! เป,นั้ต�วัก�าหนั้ดท�!อยู�*ของหนั้*วัยูคำวัามจ�าท�! MBR MBR จะจะ ท�าการอ*านั้ หร�อ เก)บข%อม�ล ท�าการอ*านั้ หร�อ เก)บข%อม�ล

• อ�น่สตร�คชั�น่ร�จำ�สเตอร�อ�น่สตร�คชั�น่ร�จำ�สเตอร� (IR : Instruction register) : (IR : Instruction register) : เป,นั้เป,นั้ สิ*วันั้ท�!เก)บคำ�าสิ�!ง สิ*วันั้ท�!เก)บคำ�าสิ�!ง (Opcode) (Opcode) ท�!จะถู�กเร�ยูกใช้%งานั้ท�!จะถู�กเร�ยูกใช้%งานั้

• โปรแกรมเคาน่�เตอร�โปรแกรมเคาน่�เตอร� (PC : Program counter) : (PC : Program counter) : เป,นั้เป,นั้สิ*วันั้ท�!เก)บท�!อยู�*ของคำ�าสิ�!งถู�ดไปท�!จะถู�กด+งออกมาจากหนั้*วัยูสิ*วันั้ท�!เก)บท�!อยู�*ของคำ�าสิ�!งถู�ดไปท�!จะถู�กด+งออกมาจากหนั้*วัยูคำวัามจ�าหล�กคำวัามจ�าหล�ก

• แอ�กค�วม#เลัเตอร� แอ�กค�วม#เลัเตอร� (AC : Accumulator) : (AC : Accumulator) : จะใช้%ในั้เก)บคำ*าจะใช้%ในั้เก)บคำ*าช้�!วัคำราวัของช้�!วัคำราวัของโอเปอแรนั้ด�โอเปอแรนั้ด� (Operands) (Operands) และผลล�พธิ�ของการและผลล�พธิ�ของการ

คำ�านั้วัณในั้สิ*วันั้ คำ�านั้วัณในั้สิ*วันั้ ALUALU

การทำางาน่ของระบับัคอมพ�วเตอร�

ระบบคำอมพ�วัเตอร�จะท�างานั้โดยูการเร�ยูกใช้%คำ�าสิ�!งจาก “หนั้*วัยูคำวัามจ�าหล�กเข%ามาท�างานั้ หร�อท�!เราเร�ยูกวั*า วังรอบคำ�า

” สิ�!ง (Instruction Cycle) ซ+!งในั้แต*ละวังรอบจะประกอบไป ด%วัยู2 วังรอบการท�างานั้ยู*อยู คำ�อ “วังรอบเฟ็,ตช้�” (Fetch Cycle) และวังรอบเอ)กซ�คำ�วัต� (Execute Cycle)

วงรอบัเฟ%ตชั�

• การเคำล�!อนั้ยู%ายูข%อม�ลระหวั*างโปรเซสิเซอร�ก�บหนั้*วัยูคำวัาม จ�าหล�ก (Processor-memory)

• การเคำล�!อนั้ยู%ายูข%อม�ลระหวั*างโปรเซสิเซอร�ก�บอ-ปกรณ�อ�นั้พ-ต/ เอาต�พ-ต (Processor-I/O)

• การประมวัลผลข%อม�ล (Data Processing) • การคำวับคำ-มการท�างานั้ (Control)

เร�!มท�างานั้โดยูการโหลดคำ�าสิ�!งเข%าไปในั้ร�จ�สิเตอร�IR และสิ*วันั้ของแอ)ดเดรสิของหนั้*วัยูคำวัามจ�าจะถู�กโหลด

เข%าไปในั้ ร�จ�สิเตอร� MAR ซ+!งคำ�าสิ�!งด�งกล*าวันั้��อาจจะมาจาก ร�จ�สิเตอร� IBR หร�ออาจจะมาจากหนั้*วัยูคำวัามจ�าหล�กท�!ถู�ก

โหลดเข%าไปในั้ร�จ�สิเตอร� MBR และสิ*งผ*านั้ไปยู�งร�จ�สิเตอร�IBR อ�กท�ก)ได%

วงรอบัเอ�กซิ�ค�วต� เม�!อคำ�าสิ�!งถู�กโหลดเข%ามาในั้ ร�จ�สิเตอร�

IR วังรอบเฟ็,ตช้�จะเร�!มท�างานั้ โดยูแผงวังจรอ�เล)กทรอนั้�กสิ�ในั้โปรเซสิเซอร�จะท�าการอ*านั้คำ�า

สิ�!งท�!ให%ท�างานั้ และเร�ยูกใช้%โดยูการสิ*งสิ�ญ่ญ่าณ ไปยู�งสิ*วันั้คำวับคำ-ม (Control) เพ�!อเคำล�!อนั้ยู%ายู

ข%อม�ล หร�อท�าการคำ�านั้วัณในั้สิ*วันั้ ALU โดยู การเร�ยูกใช้%คำ�าสิ�!งนั้��นั้จะท�างานั้ตลอดเวัลา และ

จะหยู-ดก)ต*อเม�!อเคำร�!องคำอมพ�วัเตอร�ถู�กป9ด หร�อเก�ดข%อผ�ดพลาดท�!ไม*สิามารถูก�%คำ�นั้ได% หร�อม�

คำ�าสิ�!งในั้โปรแกรมให%หยู-ดการท�างานั้ของเคำร�!อง(Halt)

ค'ณลั�กษณะของหน่�วยความจำา

• ตาแหน่�ง (Location)• ความจำ' (Capacity)• หน่�วยของการถ่�ายโอน่ข+อม#ลั (Unit of Transfer)

– เว�ร�ด (word) – หน่�วยทำ�,ใชั+ใน่การอ+างถ่.งตาแหน่�งข+อม#ลั

• ว�ธี�การเข+าถ่.งข+อม#ลั (Access method)– การเข+าถ่.งข+อม#ลัแบับัลัาด�บั (Sequential

access)– การเข+าถ่.งข+อม#ลัแบับัโดยตรง (Direct access)– การเข+าถ่.งข+อม#ลัแบับัส'�ม (Random access)

ค'ณลั�กษณะของหน่�วยความจำา

ประส�ทำธี�ภาพของหน่�วยความจำา (Performance)

ชัน่�ดของส1,อทำ�,ใชั+บั�น่ทำ.ก (Physical Type)

ชั1,อ หน่�วย คาอธี�บัายAccess time วั�นั้าท� เวัลาท�!ใช้%ในั้การเข%าถู+งเวั�ร�ดในั้หนั้*วัยูคำวัามจ�าCycle time วั�นั้าท� เวัลาท�!ใช้%เร�!มนั้�บจากหนั้*วัยูคำวัามจ�าอ*านั้ข%อม�ลจนั้ ถู+งจ-ดเร�!มของคำ�าสิ�!งถู�ดไปBlock size เวั�ร�ด จ�านั้วันั้ของเวั�ร�ดในั้ 1บล)อกข%อม�ลอ�ตราการถู*ายูโอนั้ เวั�ร�ด/วั�นั้าท� อ�ตาการถู*ายูโอนั้ข%อม�ลLatency วั�นั้าท� เวัลาท�!ใช้%ในั้การเข%าถู+งเวั�ร�ดแรกของข%อม�ลBlock access time วั�นั้าท� เวัลาท�!ใช้%ในั้การเข%าถู+งบล)อกของเวั�ร�ดท��งหมด

การแบั�งหน่�วยความจำาออกเป%น่ลัาด�บัชั�2น่

การเชั1,อมต�อระหว�างซิ�พ�ย#ก�บัหน่�วยความจำา

หน่�วยความจำา RAM

หน่�วยความจำา RAM ม�การทำางาน่เหม1อน่ ก�บัเกต D- ฟลั�บัฟลั�อบั (D flip-flop) แลัะม�ต�ว

ควบัค'มทำ�,จำะอน่'ญาตให+เซิลัน่�2น่ถ่#กเลั1อก, อ�าน่, หร1อ เข�ยน่ลังไปได+ ใน่เซิลัน่�2น่จำะม�สายส�ญญาณน่าข+อม#ลั

เข+าแลัะออก แลัะเม1,อเรากลั�าวถ่.งชั�ปของ RAM เรา จำะน่าเซิลัของหน่�วยความจำาทำ�,คลั+ายก�บัใน่ร#ปมาใชั+

อย�างไรก�ตามเซิลัของหน่�วยความจำาจำร�ง ๆ น่�2น่ไม�จำาเป%น่ต+องเหม1อน่ด�งใน่ร#ปก�ได+

หน่�วยความจำา RAM

SRAM

เซลของหนั้*วัยูคำวัามจ�า SRAM นั้��นั้จะ ประกอบไปด%วัยูต�วักล�บสิ�ญ่ญ่าณ (Inverter) 2 ต�วั

ท�!เช้�!อมต*อก�นั้แบบกล�บไปกล�บมาเป,นั้วังแหวันั้ เม�!อคำ*า เซลของหนั้*วัยูคำวัามจ�าถู�กก�าหนั้ดคำ*า โคำรงสิร%างการ

เช้�!อมต*อด�งกล*าวัของต�วักล�บสิ�ญ่ญ่าณจะเป,นั้ต�วั ร�กษาคำ*าท�!ถู�กบ�นั้ท+กไวั% เพราะสิ�ญ่ญ่าณไฟ็นั้�าเข%าของ

ต�วักล�บสิ�ญ่ญ่าณจะมาจากต�วักล�บสิ�ญ่ญ่าณท�!อยู�*ตรง ข%ามก�นั้ และสิ*งสิ�ญ่ญ่าณสิล�บก�นั้ไปมา และด%วัยูเหต-นั้��

SRAM จ+งถู�กเร�ยูกวั*าเป,นั้หนั้*วัยูคำวัามจ�าท�!เป,นั้แบบ สิถู�ต (Static RAM) ซ+!งคำ*าท�!บรรจ-อยู�*ในั้แรมจะคำงท�!ตราบเท*าท�!ยู�งม�กระแสิไฟ็ฟ็;าหล*อเล��ยูงระบบ

DRAM

เซลของ DRAM นั้��นั้สิามารถูแสิดงได% ซ+!งเราจะเห)นั้วั*า DRAM ม�การใช้%ต�วัเก)บประจ-

(capacitor) แทนั้ต�วักล�บสิ�ญ่ญ่าณ(inverter) ท�!ใช้%ในั้เซลท�!เก)บข%อม�ล เม�!อสิายูสิ�ญ่ญ่าณเวั�ร�ด ถู�กจองสิ�ทธิ�เร�ยูกใช้%งานั้ ต�วัเก)บประจ-ก)จะถู�กเช้�!อมต*อเข%าก�บสิายูสิ�ญ่ญ่าณ

บ�ต ท�าให%คำ*าท�!เก)บไวั%ในั้เซลถู�กอ*านั้ออกมาโดยูเราสิามารถูเช้)คำคำ*าท�!เก)บไวั%ในั้ต�วัเก)บประจ-ได%วั*า

ม�คำ*าบ�ตเป,นั้เท*าไหร* หร�อเราจะท�าการเข�ยูนั้ข%อม�ลโดยูประจ-คำ*าต*างศ�กยู�ใหม*ให%ก�บต�วัเก)บ

ประจ-ก)ได%

DRAM

การจำ�ดโครงสร+างภายใน่ชั�บั RAM

หนั้*วัยูคำวัามจ�าแบบ 4 เวั�ร�ด ( แต*ละเวั�ร�ดม� 4 บ�ต)

การจำ�ดโครงสร+างภายใน่ชั�บั RAM

การจ�ดแบบร�ปแบบ 2-1/2D ของ 64 เวั�ร�ด x 1 บ�ต แรม

การสร+างแรมขน่าดใหญจำากแรมขน่าดเลั�ก

แรมแบบ 4 เวั�ร�ด x 8 บ�ต ท�!เก�ดจากแรม 4 บ�ต x 4 บ�ต เช้�!อมต*อ ก�นั้

แรมแบับั 8 เว�ร�ด x 4 บั�ต ทำ�,เก�ดจำากแรม 4 บั�ต x 4 บั�ต จำาน่วน่2 ต�วเชั1,อมต�อก�น่

โมด#ลัของแรมทำ�,ม�ขายตามทำ+องตลัาด

หน่�วยความจำารอม (ROM : Read Only Memory)

เม1,อม�ความต+องการทำ�,จำะบัรรจำ'ข+อม#ลัทำ�, ถ่าวรลังไปใน่หน่�วยความจำา เชั�น่ ค�าต�ดต�2งต�าง

ๆ ของต�วเคร1,องหร1อเมน่บัอร�ด หน่�วยความจำา ชัน่�ดอ�าน่อย�างเด�ยวหร1อ ROM จำะถ่#กน่ามาใชั+

ROM น่�2น่เป%น่หน่�วยความจำาแบับัไม�ลับัเลั1อน่(non-volatile) ซิ.,งจำะคงค�าของข+อม#ลัถ่.ง

แม+ว�าไม�ม�กระแสไฟฟ6าหลั�อเลั�2ยงก�ตาม เราน่�ยม ใชั+ ROM เพ1,อเก�บัข+อม#ลัทำ�,ไม�ต+องการการ

ปร�บัปร'งข+อม#ลัมากน่�ก เชั�น่ ใชั+สาหร�บัเก�บัค�า ต�างๆทำ�,ใชั+ใน่การควบัค'มเคร1,องยน่ต� หร1อใชั+เก�บั

บั�น่ทำ.กค�าการทำางาน่ของเคร1,องยน่ต�

ช้�บ ROM แบบ 2-D CMOS

ประเภทำของหน่�วยความจำารอม

• PROM (Programmable Read Only Memory)• EPROM (Erasable Programmable Read Only

Memory)• Flash EPROM • EEPROM (Electrically Erasable PROM)

ค'ณสมบั�ต�รอมประเภทำต�าง ๆ

จำ�ดทำาโดยจำ�ดทำาโดย

น่ายจำ�ราย'น่ายจำ�ราย' ส�ร�ยศธีารง ส�ร�ยศธีารงเลัขทำ�, เลัขทำ�, 11

น่ายส�ทำธี�เชัษฐน่ายส�ทำธี�เชัษฐ ว�ร�ยะส'น่ทำราพร ว�ร�ยะส'น่ทำราพรเลัขทำ�, เลัขทำ�, 77

น่ายพงศ�ภ�คน่ายพงศ�ภ�ค มหาเศรษฐ�ส�ร� มหาเศรษฐ�ส�ร�เลัขทำ�, เลัขทำ�, 1010

น่ายธีน่กรน่ายธีน่กร เตชัะอ'บัลั เตชัะอ'บัลั เลัขทำ�, เลัขทำ�, 1313

น่ายเชัษฐพงศ�น่ายเชัษฐพงศ� มณ�ร�ตน่�โรจำน่� มณ�ร�ตน่�โรจำน่�เลัขทำ�, เลัขทำ�, 1717

น่ายกฤตมธีน่ายกฤตมธี จำงชัาณส�ทำโธี จำงชัาณส�ทำโธี เลัขทำ�, เลัขทำ�, 3737

น่างสาวชัน่าการต�น่างสาวชัน่าการต� วงศ�พ�ฒน่เลั�ศ วงศ�พ�ฒน่เลั�ศเลัขทำ�, เลัขทำ�, 2727

น่างสาวพรรณพ�ชัรน่างสาวพรรณพ�ชัร สร+อยส'วรรณ สร+อยส'วรรณเลัขทำ�, เลัขทำ�, 3030

น่างสาวพรสรวงน่างสาวพรสรวง แสวงเจำร�ญ แสวงเจำร�ญเลัขทำ�, เลัขทำ�, 3131

น่างสาวชั'ต�มาน่างสาวชั'ต�มา ว�ชัญาเตชัะก'ลั ว�ชัญาเตชัะก'ลัเลัขทำ�, เลัขทำ�, 4343

น่างสาวว�ยะน่�ณทำ�น่างสาวว�ยะน่�ณทำ� พ�ทำ�กษ�ส�น่ส'ชั พ�ทำ�กษ�ส�น่ส'ชัเลัขทำ�, เลัขทำ�, 5656