Électronique numérique - didalab

Logique 14

Logique de base 15

Logique numérique 16

Logique programmable 17

Électroniquenumérique

13

ÉLECTRONIQUE NUMÉRIQUE

14

ÉLEC

TRON

IQUE

NUM

ÉRIQ

UE Logique

Référence Désignation Quantité

EDD050000 Carte d’étude de la logique de base. 1

EDD050100Lot de composants (74LS00, 74LS04, 74LS08, 74LS32, 74LS86, 74LS02, 74LS10, 74LS112, 74LS74, 74LS244, 74LS194, 74LS85,74LS191, 74LS139, 74LS253).

1

PEM061190 Sachet de 10 cordons 2 mm rouges, 10 cm, avec reprise arrière. 1



EGD000001 Alimentation 8 VAC, 2 A. 1

Supports DIL 2 supports 16 broches 7,62 mm, 1 support 28 broches 7,62/15,24 mm, 1 support 40 broches 7,62/15,24 mm.

Générateurs12 clefs générateurs 0 et 1, 2 poussoirs traités antirebond, 1 horloge programmable de 0,1 Hz à 10 kHz à réglage par bonds à poussoir (avec visualisation de la gamme par LED)et réglage fin par potentiomètre.

Visualisation 2 afficheurs 7 segments avec décodeur, 12 LED, 2 adaptateurs douille 2 mm/BNC.

Caractéristiques - EDD 050 000>

Pack EDD 050 B : étude des technologies numériques>

(Proposition de composition, configuration spéciale nous consulter)

Commandez par téléphoneDu lundi au vendredi de 9 h à 12 h 30 et de 14 h à 18 h.

Tél. : +33 (0)1 30 66 08 88

Fax + 33 (0)1 30 66 72 20

• Implantation de tous types de circuits.• Supports à force d’insertion nulle DIL

8 à 40 broches.• Générateurs de signaux.• 12 LED, 2 afficheurs 7 segments.• Protection contre les courts-circuits.

Points forts


15

ÉLEC

TRON

IQUE

NUM

ÉRIQ

UELogique de base

• Générateurs de signaux.• Protection contre les courts-circuits.• Sérigraphie d’implantation des composants

conforme aux datasheets des fabricants.

• Logique à base de diodes, diodes/transistors, TTL.• Fonctions logiques à 2 ou 3 entrées.• Bascules.

TP 1 De la logique DTL à la logique TTL. TP 7 Bascule verrou ou latch.

TP 2 Application des théorèmes de De Morgan. TP 8 Bascules RS et JK maître-esclave.

TP 3 Décodeurs, multiplexeurs, démultiplexeurs. TP 9 Bascule D.

TP 4 Additionneur. TP 10 Compteur et décompteur BCD synchrone.

TP 5 Comparateur 3 bits. TP 11 Compteur binaire synchrone programmable.

TP 6 Bascules de base RS.

Référence Désignation QuantitéEDD100000 Carte d’étude de la logique de base. 1

PEM061151 Sachet de 10 cordons 2 mm jaunes, 10 cm, avec reprise arrière. 1


PEM061200 Sachet de 10 cordons 2 mm noirs, 25 cm, avec reprise arrière. 1


PEM061600 Sachet de 10 cordons 2 mm rouges, 50 cm, avec reprise arrière. 1EGD000001 Alimentation 8 VAC, 2 A. 1EDD100040 Manuel de travaux pratiques Enseignant "LOGIQUE DE BASE". 1EDD100050 Manuel de travaux pratiques Étudiant "LOGIQUE DE BASE". 1

Fonctions fondamentales 2 résistances, 3 diodes, 1 transistor (réalisation de fonctions ET, OU, NON OU, NON, ET à base de D & DT), 6 NON.

Fonctions à 2 entrées 2 x 4 ET, 2 x 4 NAND, 2 x 4 OU, 4 x XOR, 2 x 4 NOR.

Fonctions à 3 entrées 3 NAND, 3 NOR.

Bascules 2 bascules RS, 2 bascules RSH, 2 bascules D, 4 bascules JK avec entrées de forçage.

Générateurs8 clefs, 1 potentiomètre, 1 entrée anti-rebonds à poussoir, 1 poussoir à câbler, 1 horloge fixe 1 kHz, 1 horloge variable 100 Hz à 2 kHz, 8 générateurs d’états logiques.

Visualisation 8 LED, 2 adaptateurs douille 2 mm/BNC.


Travaux pratiques>

Pack EDD 100 B : logique de base>


Sujets étudiés

Points forts

[email protected]

Logique numérique

• Complément de la carte EDD100000.

• Préparation à l’étude des microprocesseurs.• Compteur – Décompteur.• Multiplexeur – Démultiplexeur.• Registre à décalage.• ALU.• NAND à collecteurs ouverts - Buffers à 3 états.

Circuits combinatoires NAND à collecteurs ouverts, buffers à 3 états.

Fonctions étudiéesCompteur-décompteur programmable, comparateur 4 bits, 2 x 4 buffers 3 états à commande commune, registre à décalage série parallèle, 2 x démultiplexeur 2 vers 4, 2 x multiplexeurs 4 vers 1, ALU 8 opérations (set, reset, addition, soustraction, OU, ET, XOR, multiplication).

Générateurs 3 clefs génératrices de niveaux logiques, 4 résistances de pull up.

Visualisation 1 afficheur 7 segments avec décodeur.

TP 1 Portes à collecteur ouvert. TP 5 ALU : Unité Arithmétique et Logique.

TP 2 Porte 3 états. TP 6 Compteur-décompteur binaire programmable.

TP 3 Multiplexeur. TP 7 Registre à décalage universel.

TP 4 Décodeur. TP 8 Comparateur.

Référence Désignation QuantitéEDD120000 Carte d’étude de la logique numérique – option de la carte EDD100000. 1


EDD120040 Manuel de travaux pratiques Enseignant "LOGIQUE COMBINATOIRE ET NUMÉRIQUE". 1

EDD120050 Manuel de travaux pratiques Étudiant "LOGIQUE COMBINATOIRE ET NUMÉRIQUE". 1


Travaux pratiques>

Pack EDD 120 B : logique numérique>


16 Tél. + 33 (0)1 30 66 08 88

ÉLEC

TRON

IQUE

NUM

ÉRIQ

UE


Sujets étudiés

Points forts


17www.didalab.fr

ÉLEC

TRON

IQUE

NUM

ÉRIQ

UELogique programmable

• 64 Macrocellules, 32 Entrées/Sorties.• Générateurs de signaux.• Visualisation par LED ou afficheurs 7 segments.• Bus PC104.• Outil de développement LATTICE ISP Lever.

• Description par schéma ou langage VHDL.• Simulation et synthèse de composant.

Circuit utilisé EPLD LATTICE MACH4-64/32.

Générateurs4 clefs génératrices de niveaux logiques, 1 poussoir traité anti-rebond (pour TP bascules et compteurs), 1 horloge commutable 2 Hz et 2 kHz.

Visualisation 2 afficheurs 7 segments multiplexés, 4 LED de visualisation.

TP 0Mise en œuvre du pack d’étude de l’EPLD, réalisation de la fonctioninverseur sur 4 bits.

TP 4 Décodeur 7 segments.

TP 1 Logique combinatoire simple. TP 5 Bascule RS élémentaire.

TP 2 Multiplexeur. TP 6 Compteur-décompteur BCD et prédiviseur programmable.

TP 3 Démultiplexeur.

Référence Désignation Quantité

EDD200000 Carte d’étude de la logique programmable à base d’EPLD. 1

EGD000006 Cordon USB type AA. 1

EGD000001 Alimentation 8 VAC, 2 A. 1

EDD200040 Manuel de travaux pratiques Enseignant "LOGIQUE PROGRAMMÉE sur EPLD". 1

EDD200050 Manuel de travaux pratiques Étudiant "LOGIQUE PROGRAMMÉE sur EPLD". 1


Travaux pratiques>

Pack EDD 200 B : logique programmable>

Référence Désignation QuantitéEDD200B Pack d’étude de la logique programmable à base d’EPLD. 1

ISP LEVER Logiciel LATTICE de description, simulation et synthèse d’EPLD - Version complète. 1

Pack EDD 200 C : logique programmable>

Nota : utilisation de ISP Lever Starter téléchargeable gratuitement sur le site de LATTICE.



Sujets étudiés

Points forts

Au cœur de cet univers très technique, une collaboration avec de nombreux pédagogues.

VOUS AVEZ DES IDÉES ET DES PROJETS DANSLE DOMAINE DU GÉNIE ÉLECTRIQUE ET DE LA PÉDAGOGIE, VENEZ NOUS REJOINDRE.

M. Damien CASTELProfesseur BTS Électrotechnique

Lycée Léonard de VinciSaint Michel sur Orge – France

Vacataire à l’IUT de CachanDUT GEII & Licence Pro

SA COLLABORATION :• Électrotechnique

• Électronique de puissance• Automatisme

M. Thierry HANSProfesseur à l’UTBM

Université de Technologie Belfort Montbéliard - Territoire de Belfort - France

SA COLLABORATION :• Étude de la commande de

systèmes asservis,• Asservissements de vitesse et de position,

• Informatique industrielle, découverte des microprocesseurs,

• Étude des réseaux locaux industriels (Spi, I2C, CAN...).

M. Marek ZELAZNYProfesseur à l’École PolytechniqueUniversité de Varsovie - Pologne

SA COLLABORATION :• Processus lents,• Régulations de niveau,• Régulations de débit,• Régulations de température.

(Liste non exhaustive)

UNE COLLABORATION DEPUIS 2011



Électronique numérique - didalab

Documents