labcirdig iia (1)

Ing. Amador Humberto Vivar Recarte

GUIA Nº02 CONTADORES CON FLIP-FLOPS

OBJETIVOS

Implementación de contadores síncronos con flip – flops.

Aprender a utilizar un flip – flop dual. MATERIALES

2 Circuito Integrado 74HC74 (Flip – Flop “D” Dual – bus de 2 bits) ó

1 Circuito Integrado 74174 (Flip - Flop “D” - monocanal).

4 resistencias de 120 Ohms.

4 diodos led.

PROCEDIMIENTO

1. Implementar el siguiente contador. Utilice el 74174 y luego haga lo mismo

pero con el 74HC74. Los datasheets están en la parte final de la guía. No olvide polarizar bien al circuito integrado. Utilice 1 resistencia de 120

Ohms colocada desde una salida Q al ánodo del led. El otro borne (cátodo) del LED debe ir a tierra. Haga lo mismo con el resto de las salidas.

2. Coloque un “switch” en lugar del TIMER LM555 para simular una “entrada

asíncrona de reloj”. Ubique el switch en “0” lógico. 3. Coloque la entrada de RESET a “0” lógico. 4. Coloque la entrada de RESET a “1” lógico.

5. Haga un pulso de reloj al hacer “1” lógico y “0” lógico de forma rápida. 6. Coloque el multitester entre una salida Q y tierra para medir la salida del

circuito. Tome la lectura y haga lo mismo para las 4 entradas del flip – flop. Éste conjunto de 4 datos corresponderá al segundo estado del circuito.

7. Repita los pasos 5 y 6 hasta notar que la secuencia se repita.

UNFV – Facultad de Ingeniería Electrónica e Informática Laboratorio de Circuitos Digitales II

Ing. Amador Humberto Vivar Recarte Página 2

Estado Estado Presente Estado Siguiente

8. Con los datos obtenidos llene la siguiente Tabla:

NOTA: Llene los casilleros con los niveles lógicos y los valores de voltajes

para notar su correspondencia. 9. Elabore el diagrama de tiempo incluyendo las formas de onda de las

entradas “D” de cada flip – flop. 10. Diseñe e implemente un circuito digital que cuente de forma ascendente y

descendente del 0 al 15 con flip – flops D y una entrada asíncrona “x”. Si x=0 el conteo debe ser descendente y si x=1 el conteo debe ser ascendente.

11. Utilice PROTEUS ISIS para simular el circuito.

ACTIVIDADES COMPLEMENTARIAS

1. Utilice ahora flip – flops JK para implementar el mismo circuito de la experiencia.

2. Investigue acerca del contador 74193.

3. Diseñe el contador de la experiencia con el 74193.



GUÍA Nº03

DIAGRAMAS DE TIEMPO

OBJETIVO

Analizar y comprender el funcionamiento de los circuitos lógicos secuenciales; obteniendo las ecuaciones de estados, funciones de entrada, tabla y diagramas de estado.

Establecer las diferencias funcionales entre una máquina de Mealy y una de Moore, a través del análisis.

Elaboración de diagramas de tiempo en Quartus II MATERIAL

Esta práctica se realizará en equipos de 3 alumnos por equipo. Cada equipo de trabajo requiere el siguiente material:

1 CI SN 7404

1 CI SN 7408

1 CI SN 7432

1 CI SN 7486

1 CI SN 74279

1 CI SN 7474

1 Microswitch de 8P8T

3 LED¨s

3 Resistores de 220

4 Resistores de 3.9 K

EQUIPO

Osciloscopio HAMEG HMO 1522 1 Protoboard 1 Probador Lógico 1 Fuente de alimentación de 5 VDC. 1 Generador de Funciones. Equipo de cómputo Quartus II v 9.1

MARCO TEÓRICO El comportamiento de los circuitos secuenciales se determina de las entradas, las salidas y los estados de los Flip–Flops. Las entradas de los Flips–Flops y su estado siguiente son una función de las entradas externas y el estado presente. El análisis de los circuitos secuenciales consiste en obtener una tabla o diagrama de estados, junto con sus funciones referentes a la entrada, salidas y estados internos del sistema. Las ecuaciones de estado y las ecuaciones de



las entradas de los Flip–Flops aquí obtenidas, incluyen la secuencia de tiempos en forma implícita. Es decir, no se representan en la expresión, pero el resultado es considerado después de aplicar el pulso de reloj. INVESTIGACIÓN

Analice teóricamente los circuitos de las figuras 1 y 2.

Compruebe el resultado del punto anterior por medio del paquete “Proteus Isis”

Investigue como implementar un circuito de reloj manual con compuertas NAND’s.

PROCEDIMIENTO Sumador síncrono de Mealy 1. Analice en forma teórica el siguiente circuito, el cual corresponde a un

sumador serial. Observe que la salida suma depende de las entradas A, B y el estado interno C.

Figura 1 Obtenga: a) Las ecuaciones para D, Ct+1 y suma. b) La tabla de estados c) El diagrama de estados.

2. Simule el circuito de la figura 1 en Proteus ISIS e impleméntelo con tecnología TTL midiendo el tiempo de retardo de propagación mediante el uso del osciloscopio.

3. Observe el comportamiento de la salida suma ¿Tiene alguna sincronía con la señal de reloj?. ¿Cómo es su duración con respecto a ella?.



4. Sincronice la salida suma, tal como se indica en la figura 2.

5. ¿Cómo se comporta ahora la salida suma con respecto al punto anterior?. ¿Cuáles son las diferencias?, justifique su respuesta.

Sumador síncrono de Moore.

6. Analice en forma teórica el circuito de la figura 3, el cual corresponde al mismo sumador serial pero ahora implementado como una máquina de MOORE. Observe que ahora la salida suma depende únicamente del estado interno del FF D.

Figura 3

7. Repita los pasos 2, 3. 8. Observe el diagrama de tiempo en el osciloscopio y compare con el

diagrama teórico de cada uno de los dos circuitos estudiados en esta práctica, analícelos detalladamente y elabore sus conclusiones.



ACTIVIDADES COMPLEMENTARIAS 1. ¿Cuándo es preferible utilizar máquinas de Mealy?

2. ¿Cuándo es preferible utilizar máquinas de Moore? 3. ¿Por qué se ha utilizado en el circuito de diseño un eliminador de rebotes

como reloj manual?. ¿Cómo funciona éste?. 1. ¿Qué influencia tiene sobre el análisis el flanco para la transición de los

FF’s?

2. ¿Por qué no existe algún integrado comercial con FF’s tipo T? 3. ¿El análisis prevalece si en lugar de un FF D se emplea un latch?,

explique.

4. Implemente los circuitos planteados con lógica CMOS midiendo su tiempo de retardo de propagación por salida.



GUÍA Nº04

DIAGRAMA DE ESTADO Y TABLA DE ESTADO

OBJETIVO

reforzar los conocimientos adquiridos por el estudiante en el diseño de circuitos digitales secuenciales sincrónicos partiendo de su diagrama de estados.

MATERIAL

Esta práctica se realizará en equipos de 3 alumnos por equipo. Cada equipo de trabajo requiere el siguiente material:

1 CI SN 7404

1 CI SN 7408

1 CI SN 7432

1 CI SN 7476

1 CI 7483

1 CI 74193

1 CI 74165

2 CI 74112

1 Microswitch de 8P8T

3 LED¨s

4 Resistores de 220 EQUIPO

Osciloscopio HAMEG HMO 1522 1 Protoboard 1 Probador Lógico 1 Fuente de alimentación de 5 VDC. 1 Generador de Funciones. Equipo de cómputo Quartus II v 9.1

MARCO TEÓRICO

El diseño de un circuito secuencial sincrónico comienza a partir de un conjunto de especificaciones y culmina en un diagrama lógico de un circuito o una lista de funciones de Boole a partir de las cuales se puede obtener el diagrama lógico. El primer paso en el diseño consiste en describir en palabras el comportamiento deseado del circuito. Frecuentemente el paso siguiente consiste en construir el diagrama de estados a partir de la descripción en



palabras del funcionamiento deseado, para poder, a partir del diagrama de estados elaborado, obtener el diagrama lógico del circuito digital. PROCEDIMIENTO A continuación se muestra el diagrama de estados de cierto sistema digital, el cual se mantiene en el estado T0 hasta que una señal de entrada externa qm le indique a la unidad de control (circuito secuencial) que debe comenzar una operación. Cuando el sistema digital termina de realizar la operación, la señal Pz = 1 le indica a la unidad de control que la operación está terminada, regresando al estado inicial T0. Las actividades que debe realizar el sistema digital en cada uno de los estados son las siguientes: T0 : nada, la ocurrencia de este estado indica que la operación está completa T1 : A ←#0, P←#3 T2 : P ←P-1 T3: A ←A+B A es un registro de 4 bits y B es un número de 4 bits generado por uno de los teclados. P es un contador binario de cuatro bits y Pz será una señal que indique cuando P = 0, por lo que Pz debe ser obtenida a la salida de una NOR de los cuatro

bits del contador P. Por tanto, si Pz = 0 P ≠ 0, de lo contrario, si Pz = 1 P=0. 1. Utilice flip-flops JK convertidos en tipo D para implementar la unidad de

control (el circuito secuencial), por el método de 1 flip-flop/estado. 2. Utilice el pulsador para la señal qm, y el generador con el divisor para

obtener la señal de los pulsos de reloj del sistema con una frecuencia de 1Hz.

3. Diseñe completamente su sistema digital especificando muy claramente

todas las conexiones que efectuará, incluyendo las conexiones de la unidad de control (circuito secuencial) al procesador de datos (registro A, contador P, etc.). Utilice un mínimo de compuertas lógicas.



4. Con las entradas asincrónicas de los flip-flops, coloque el estado inicial T0

5. Aplique los pulsos de reloj con una frecuencia de 1 Hz.

6. Presione el pulsador para sacar al sistema del estado T0. Tan pronto salga de este estado, suelte el pulsador.

7. Verifique que el sistema digital termina con el resultado esperado.

8. Observe que en el estado T3, el modo del registro A = 11, por tanto la salida del sumador se cargará en este registro con el flanco positivo del pulso de reloj en este estado, etc.



ACTIVIDADES COMPLEMENTARIAS 1. Obtenga el diagrama de estados y tabla de estados de cada uno de los

circuitos incluidos en ésta guía. 2. Investigue sobre máquinas de estado finito: máquinas de Mealy y máquinas

de Moore. 3. ¿Qué operación realiza este sistema digital? 4. Si B = 2, esto es, si usted coloca el #2 en el teclado cuya salida es el

número B a. ¿cuál será el número contenido en el registro A al final del estado T3

siendo P =2? b. ¿cuál será el número contenido en el registro A al final del estado T3

siendo P =1? c. ¿cuál será el contenido del registro A una vez terminada la operación?

d. Este sistema digital ¿corresponde a un modelo de Moore o de Mealy? 5. Observaciones y conclusiones

labcirdig iia (1)

Documents

mismo circuito

flip flops d

flip flop dual

flip flops jk

circuito digital

diagramas de estado

entrada de reset

quartus ii material