intégration, caractérisation et modélisation des mémoires non

of 215/215
HAL Id: tel-00408813 https://tel.archives-ouvertes.fr/tel-00408813 Submitted on 3 Aug 2009 HAL is a multi-disciplinary open access archive for the deposit and dissemination of sci- entific research documents, whether they are pub- lished or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d’enseignement et de recherche français ou étrangers, des laboratoires publics ou privés. Intégration, caractérisation et modélisation des mémoires non-volatiles à nanocristaux de silicium Stéphanie Jacob To cite this version: Stéphanie Jacob. Intégration, caractérisation et modélisation des mémoires non-volatiles à nanocristaux de silicium. Micro et nanotechnologies/Microélectronique. Université de Provence - Aix-Marseille I, 2009. Français. <tel-00408813>

Post on 05-Jan-2017

258 views

Category:

Documents

1 download

Embed Size (px)

TRANSCRIPT

  • HAL Id: tel-00408813https://tel.archives-ouvertes.fr/tel-00408813

    Submitted on 3 Aug 2009

    HAL is a multi-disciplinary open accessarchive for the deposit and dissemination of sci-entific research documents, whether they are pub-lished or not. The documents may come fromteaching and research institutions in France orabroad, or from public or private research centers.

    Larchive ouverte pluridisciplinaire HAL, estdestine au dpt et la diffusion de documentsscientifiques de niveau recherche, publis ou non,manant des tablissements denseignement et derecherche franais ou trangers, des laboratoirespublics ou privs.

    Intgration, caractrisation et modlisation desmmoires non-volatiles nanocristaux de silicium

    Stphanie Jacob

    To cite this version:Stphanie Jacob. Intgration, caractrisation et modlisation des mmoires non-volatiles nanocristaux de silicium. Micro et nanotechnologies/Microlectronique. Universit de Provence -Aix-Marseille I, 2009. Franais.

    https://tel.archives-ouvertes.fr/tel-00408813https://hal.archives-ouvertes.fr

  • UNIVERSITE DE PROVENCE AIX-MARSEILLE I

    THESE

    pour obtenir le grade de

    DOCTEUR DE LUNIVERSITE DE PROVENCE

    Ecole doctorale : Sciences Pour l'Ingnieur : Mcanique, Physique, Micro et Nanolectronique

    Prsente et soutenue publiquement le 2 avril 2008

    par

    Stphanie JACOB

    TITRE :

    INTEGRATION, CARACTERISATION ET MODELISATION DES MEMOIRES NON VOLATILES A

    NANOCRISTAUX DE SILICIUM

    DIRECTEUR DE THESE : Pascal MASSON, Prof. Universit de Nice Sophia-Antipolis CO-ENCADRANTS : Barbara DE SALVO, HDR, Dr. Ing. CEA-LETI Minatec

    Gilles FESTES, Dr. Ing. ATMEL Rousset

    JURY

    Prsident : M. Rachid BOUCHAKOUR, Prof. Universit de Provence, Marseille Rapporteurs : M. Salvatore LOMBARDO, Dr. IMM-CNR, Catagne, Italie

    M. Georges PANANAKAKIS, Prof. INP Grenoble Examinateurs : Mme Barbara DE SALVO, HDR, Dr. Ing. CEA-LETI Minatec, Grenoble M. Gilles FESTES, Dr. Ing. ATMEL, Rousset M. Pascal MASSON, Prof. Universit de Nice Sophia-Antipolis Invits : M. Romain COPPARD, Dr. Ing. R&D, Sofileta-CEA, Grenoble M. Thierry PEDRON, Dr. Dir. Technologie Avance, ATMEL, Rousset

    Thse CIFRE ATMEL Rousset en collaboration avec le CEA-LETI Minatec et lIM2NP

  • Sachez vous loigner, car, lorsque vous reviendrez

    votre travail, votre jugement sera plus sr. ,

    Leonard de Vinci

    On peut aussi btir quelque chose de beau avec les

    pierres qui entravent le chemin. ,

    Johann Wolfgang Von Goethe

  • REMERCIEMENTS

    Ce travail a t effectu au sein du Laboratoire des Nano-Dispositifs (LNDE) du

    CEA-LETI Minatec et de la socit Atmel Rousset, dans le cadre dune convention CIFRE.

    Jexprime dabord toute ma gratitude Simon Deleonibus, chef du LNDE et

    Olivier Demolliens, chef du D2NT (Dpartement NanNoTechnologies) pour mavoir

    accueillie au sein du CEA-LETI de Grenoble. Je remercie galement Thierry Pedron,

    Directeur de la Technologie Avance, pour en avoir fait de mme au sein dAtmel Rousset.

    Grce leur collaboration, jai pu bnficier des meilleures conditions pour raliser cette

    thse.

    Je remercie galement Pascal Masson, mon directeur de thse (professeur

    lInstitut Matriaux Microlectronique Nanosciences de Provence (IM2NP) dabord et

    maintenant lUniversit de Nice Sophia-Antipolis) de mavoir fait confiance et de

    mavoir soutenue pour ces trois annes de thse et depuis le stage de fin dtude.

    Jexprime toute ma reconnaissance et ma gratitude Barbara De Salvo, mon

    encadrante au CEA/LETI, pour mavoir guide durant toute la dure de cette thse, en me

    faisant partager sa grande exprience et ses prcieux conseils. Merci de mavoir fait

    confiance une nouvelle fois aprs le stage. Je tiens galement remercier Romain Coppard,

    pour avoir t mon encadrant chez Atmel pendant 2 ans et demi. Sa motivation et son

    enthousiasme ont largement contribu faire avancer le projet. Merci de mavoir

    renouvel sa confiance pour de nouvelles aventures. Jadresse mes plus vifs remerciements

    Gilles Festes pour avoir repris la suite de mon encadrement, pour son aide prcieuse sur

    de nombreux points et pour avoir t toujours disponible malgr sa charge de travail.

    Quils soient tous les trois assurs de toute ma gratitude.

    Mes remerciements sincres vont Rachid Bouchakour, Professeur lUniversit

    de Provence, pour avoir bien voulu prsider le jury. Jexprime toute ma gratitude

    Salvatore Lombardo, directeur de recherche lIMM-CNR et Georges Pananakakis,

    Professeur lINPG, pour avoir bien voulu accepter la tche de rapporteur.

    Je souhaite galement remercier Damien Deleruyelle, matre de confrence

    lUniversit de Provence, pour sa disponibilit au cours de ces trois ans et en particulier

    pour avoir assur le relais de Pascal et pour sa prsence rgulire Grenoble au dbut la

    thse.

    Je remercie ensuite trs chaleureusement les membres de lquipe mmoire : Marc

    Bocquet, Julien Buckley, Guillaume Gay, Marc Gly, Eric Jalaguier, Carine Jahan, Gabriel

  • Molas, Etienne Nowak, Luca Perniola et Tiziana Pro. Ils ont toujours t disponibles pour

    rpondre toutes mes questions. Leur bonne humeur a sans aucun doute contribu au bon

    droulement de cette thse. Un grand merci Luca qui ma normment aide au cours de

    ces trois ans. Merci pour son support sur la caractrisation lectrique et pour son aide

    indispensable sur la modlisation. Merci Gabriel pour son expertise. Merci Eric pour

    son exprience, sa disponibilit pour nos discussions srieuses (ou non) ainsi que son

    expertise en carnets de lots de nanocristaux 3D partage celle de Marc G. laccent

    chantant. Je souhaite bon courage aux thsards Tiziana, Marc B. (initiateur du

    Atchoushow qui ma ruine lors de son passage au 416), Guillaume et Etienne pour la

    suite.

    Jadresse tous mes remerciements aux quipes du LSCDP (Laboratoire de

    Simulation et Caractrisation des Dispositifs et Procds) dirig par Fabien Boulanger pour

    leur support indispensable sur la caractrisation lectrique (Alain Toffoli, Denis Blachier,

    Patrick Grosgeorges, Vincent Vidal, Fabienne Allain et Jacques Cluzel) et sur la simulation

    TCAD (Pascal Scheiblin, Pierrette Rivallin, Sylvain Barraud, Gilles Lecarval). Merci en

    particulier Pascal pour ses prcieux conseils et son aide sur les simulations porteurs

    chauds.

    Ce travail naurait pu tre effectu sans le support des quipes dAtmel. Je remercie

    la fab pour avoir sorti les lots. Merci aux personnes de diffusion : Sylvie Bodnar, Stphanie

    Angle et Gael Borvon. Merci en particulier Sylvie pour les nanocristaux, pour stre

    toujours intresse ces travaux et enfin pour sa gentillesse. Merci Arnaud Talagrand

    pour le dveloppement des tapes de gravure ncessaires la fabrication du dmonstrateur.

    Merci Thibaut Pate-Cazal pour les caractrisations lectriques sur PCM. Merci Jean-

    Franois Thiery pour les caractrisations des matrices mmoires et pour avoir pris le temps

    de me former sur ces mesures ainsi que sur les mthodes de test des produits Flash, malgr

    sa charge de travail. Merci Laurence Morancho avec qui jai pos mes premires pointes.

    Je tiens galement remercier toutes les personnes de la salle blanche et des autres

    laboratoires du LETI (LFE, SDOT, SSIT, SCPIO) qui ont apport leur contribution (de

    jour comme de nuit !) : Pierre Mur, Lilian Masarotto, Jean-Philippe Colonna...et beaucoup

    dautres.

    Comment ne pas citer les thsards du 416 qui ont partag mon bureau durant ces

    annes et qui ont apport beaucoup de bonne humeur (par ordre dapparition) :

    Romain (qui ma donn un avant-got des joies et surtout des peines de la rdaction),

    Atsushi (pas folle la gupe qui matrise le subjonctif), Fred (toujours en avance, au grand

    dsespoir de ses voisins), Vince (merci pour ta culture musicale et footballistique), JP

    (collectionneur obsessionnel de botes de lot 2 pouces et fournisseur officiel de barres

  • chocolates du labo), Guillaume (soit digne de mon bureau et surtout de mon PCtant

    attendu) et Louis (la relve en matire de culture musicale est assure !).

    Je salue galement les thsards CIFRE avec qui jai dcouvert le langage Atmlien

    au cours des premires semaines de ma thse : Michel, Loeizig et Jol qui a galement t

    lautre reprsentant dAtmel au LETI (merci pour les blagues raffines et aussi pour

    le travail en diffusion sur les nanocristaux et les oxydes).

    Je noublie pas les autres thsards et post-doc du LNDE que je remercie pour avoir

    particip lambiance chaleureuse qui rgne ltage : Marco, Juliano, Ccilia, Emilie,

    Perrine, Michael, Jyotshna, Estelle, Stphane, Sophie et Alexandre. Je leur souhaite tous

    bonne continuation.

    Je noublie pas de remercier toutes les autres personnes que jai ctoyes durant ces

    trois annes et qui mont apport leur aide ou qui ont contribu crer une ambiance

    agrable, que ce soit au LETI : Corine, Julie, Franois, Olivier W., Cyrille, Christel,

    Bernard G., Georges, Thomas, Maud, Thierry, Olivier F, Sophie, Virginie, Laurent,

    Arnaud, Claude, Bernard P., Nathalie, Marie-Pierre, Xavier, Jrme, Florent, Marie-Anne,

    Jean-Charles, Olga, Emmanuelle, Sbastien ou que ce soit chez Atmel : Eva, Pascal,

    Alexis, Eleonore, Willem, Magali, Nadia, Didier, Gilles L., Stphane, Patrick, Jean-Yves,

    Gilles M., Serguei, Florence, Mathieu, Jrme, Jean-Paul, Jean-Marc B., Franois J., Elsa,

    Ccile, Catherine, Bruno, Bertrand, Lionel, Eric Y., Tamzin, Virginie, Bernard B., Yves T.,

    Michel M., Luc J

    Je ne terminerai pas sans adresser un grand merci mes parents pour tout ce quils

    ont fait et pour le soutien quils mont apport durant toutes mes tudes. Je souhaite une

    bonne continuation mon petit frre (bien que plus grand en taille).

    Enfin, un immense merci Ludo pour avoir t mes cts depuis toutes ces annes.

    Merci pour sa patience et pour avoir support les sautes dhumeur dune thsarde ainsi que

    les soires, les nuits, les week-ends et les mois de rdaction passs clotrs la maison.

    Encore merci de mavoir soutenue et motive pendant ces trois annes.

  • - 1 -

    SOMMAIRE Liste des abrviations ......................................................................... 5 Liste des symboles .............................................................................. 7 Introduction gnrale .......................................................................... 9 Chapitre I : Introduction : Les mmoires non-volatiles base de

    silicium......................................................................... 13

    I.1 Introduction.................................................................................................... 17

    I.2 Contexte ......................................................................................................... 17

    I.3 Historique des mmoires non-volatiles....................................................... 20

    I.4 Fonctionnement et architectures des mmoires Flash.............................. 22

    I.4.1 Prsentation et fonctionnement de la cellule mmoire.................................22

    I.4.2 Architectures des mmoires Flash.................................................................26

    I.5 Limites des mmoires Flash......................................................................... 28

    I.6 Les solutions ................................................................................................. 31

    I.6.1 Les mmoires Flash sites de pigeage discrets.........................................32 I.6.1.1 Les mmoires base de nitrure ...........................................................33 I.6.1.2 Les mmoires nanocristaux de silicium .............................................36

    I.6.1.2.A Rsultats publis par Freescale .................................................................. 37 I.6.1.2.B Rsultats publis par STMicroelectronics.................................................... 43

    I.7 Conclusion ..................................................................................................... 46

    ANNEXE : Les solutions alternatives la miniaturisation des mmoires Flash.................................................................................................. 47

    Bibliographie.......................................................................................................... 54

  • - 2 -

    Chapitre II : Fabrication des mmoires Flash nanocristaux de silicium........................................................................... 61

    II.1 Introduction.................................................................................................... 65

    II.2 Mthodes de fabrication des nanocristaux de silicium.............................. 65

    II.2.1 Prcipitation de silicium en excs.................................................................65

    II.2.2 Synthse sous forme darosol .....................................................................65

    II.2.3 Technique de croissance par CVD ................................................................66 II.2.3.1 Procd une tape ...........................................................................66 II.2.3.2 Procd deux tapes........................................................................67 II.2.3.3 Influence de la prparation de surface avant dpt des nanocristaux de

    silicium ................................................................................................68 II.2.3.4 Nitruration des nanocristaux de silicium ..............................................69

    II.3 Intgration des nanocristaux de silicium dans un produit Flash NOR 130 nm ................................................................................................... 70

    II.3.1 Organisation dune mmoire Flash ...............................................................70

    II.3.2 Fabrication dune mmoire Flash standard ..................................................71

    II.3.3 Les diffrentes possibilits dintgration des nanocristaux de silicium ....80

    II.3.4 Niveaux de masques ......................................................................................93

    II.4 Conclusion ..................................................................................................... 95

    ANNEXE : Autres procds de fabrication possibles intgrant les nanocristaux de silicium..................................................... 96

    Bibliographie........................................................................................................ 106

    Chapitre III : Caractrisation lectrique des mmoires Flash nanocristaux de silicium........................................... 109

    III.1 Introduction.................................................................................................. 113

    III.2 Caractrisation lectrique des cellules mmoires simples nanocristaux de silicium.................................................................................................... 113

    III.2.1 Influence des mthodes de programmation .............................................113 III.2.1.1 Ecriture par porteurs chauds ..........................................................113 III.2.1.2 Effacement par Fowler-Nordheim...................................................114

  • - 3 -

    III.2.1.2 Effacement par Fowler-Nordheim...................................................114

    III.2.2 Influence des paramtres technologiques................................................115 III.2.2.1 Influence de limplant canal ............................................................117 III.2.2.2 Influence de lpaisseur de loxyde tunnel ......................................117 III.2.2.3 Influence de la taille et de la densit des nanocristaux ...................120

    III.2.2.3.A Influence du procd de fabrication ....................................................... 120 III.2.2.3.B Influence de la taille des nanocristaux ................................................... 120

    III.2.2.4 Influence de la passivation des nanocristaux..................................124 III.2.2.4.A Passivation avec NH3 et NO .................................................................. 124 III.2.2.4.B Dpt dune couche de Si3N4................................................................. 126

    III.2.2.5 Influence du dilectrique de contrle ..............................................127 III.2.2.5.A Influence de la nature du dilectrique : HTO ou ONO............................ 127 III.2.2.5.B Influence de l'paisseur, densification du HTO ...................................... 129

    III.3 Caractrisation lectrique des matrices mmoires nanocristaux de silicium ......................................................................................................... 135

    III.3.1 Introduction.................................................................................................135

    III.3.2 Influence du procd de fabrication des nanocristaux de silicium.........136 III.3.2.1 Influence de la taille des nanocristaux ............................................136 III.3.2.2 Comparaison des procds une tape/deux tapes.......................137

    III.3.3 Influence des conditions de programmation ............................................137 III.3.3.1 Amlioration de la distribution des tensions crites ........................138

    III.3.3.1.A Influence du temps dcriture................................................................. 138 III.3.3.1.B Influence de la polarisation du substrat.................................................. 139

    III.3.3.2 Amlioration de la distribution des tensions effaces......................140

    III.4 Fiabilit ......................................................................................................... 141

    III.4.1 Endurance ...................................................................................................141

    III.4.2 Rtention .....................................................................................................143

    III.4.3 Rtention aprs endurance........................................................................144

    III.4.4 Gate disturb ...........................................................................................146

    III.5 Conclusion ................................................................................................... 148

    Bibliographie........................................................................................................ 150

    Chapitre IV : Modlisation des mmoires Flash nanocristaux de silicium....................................................................... 151

    IV.1 Introduction.................................................................................................. 155

  • - 4 -

    IV.2 Le modle de la quasi-grille flottante......................................................... 155

    IV.2.1 Rsultats des simulations avec le modle de la quasi-grille flottante ....158 IV.2.1.1 Effacement Fowler-Nordheim .........................................................158

    IV.2.1.1.A Influence de lpaisseur de loxyde tunnel.......................................... 158 IV.2.1.1.B Influence de lpaisseur du HTO de contrle...................................... 161 IV.2.1.1.C Influence du taux de couverture des nanocristaux de silicium............ 163 IV.2.1.1.D Comparaison avec la Flash standard ................................................. 164

    IV.2.1.2 Gate disturb ..............................................................................165

    IV.3 Ecriture par porteurs chauds ..................................................................... 169

    IV.3.1 Etude de la localisation de la charge dans une cellule mmoire nanocristaux de silicium ............................................................................169 IV.3.1.1 Introduction ....................................................................................169 IV.3.1.2 Dispositifs dtude ..........................................................................170 IV.3.1.3 Simulations lectrostatiques ...........................................................171 IV.3.1.4 Simulations dynamiques de lcriture par lectrons chauds et

    interprtation des donnes exprimentales ....................................172 IV.3.1.4.A Simulations TCAD .............................................................................. 172 IV.3.1.4.B Modlisation analytique...................................................................... 177

    IV.4 Conclusion ................................................................................................... 182

    ANNEXE 1 : Mcanismes de conduction tunnel Fowler-Nordheim et tunnel direct.............................................................................. 184

    ANNEXE 2 : Quelques lments de la thorie des porteurs chauds ......... 189

    Bibliographie........................................................................................................ 192

    Conclusions et perspectives........................................................... 197 Bibliographie de lauteur ................................................................. 203

  • - 5 -

    Liste des abrviations

    CHE Channel Hot Electron

    CI Circuits Intgrs

    DMA Direct Access Memory

    EEPROM Electrically Erasable Programmable Read Only Memory

    EFTEM Energy-Filtered Transmission Electron Microscopy

    EOT Equivalent Oxide Thickness

    EPROM Electrically Programmable Read Only Memory

    FAMOS Floating-gate Avalanche-injection MOS

    FLOTOX FLOating gate Thin Oxide

    HDP High Density Plasma

    HHI Hot Hole Injection

    HTO High Temperature Oxyde

    ITRS International Roadmap for Semiconductors

    LDD Low-Doped Drain

    MEB Microscope Electronique Balayage

    MIMIS Metal-Insulator-Metal-Insulator-Semiconductor

    MNOS Mtal-Nitrure-Oxyde-Semi-conducteur

    MOS Mtal Oxyde Semi-conducteur

    MTJ Magnetic Tunnel Junction

    ONO Oxyde/Nitrure/Oxyde

    PCM Phase Change Memory

    RAM Random Access Memory

    ROM Read Only Memory

    SASTI Self Aligned Shallow Trench Isolation

    SILC Stress Induced Leakage Current

    Si-NCs Nanocristaux de Silicium

    SNOS Silicium-Nitrure-Oxyde-Silicium

    SONOS Silicium-Oxyde-Nitrure-Oxyde-Silicium

    STI Shallow Trench Isolation

    TEM Transmission Electron Microscopy

    UV Ultra Violet

  • - 6 -

  • - 7 -

    Table des symboles

    Nom Description Valeur Unit

    0 Permittivit du vide 8,854.10-12 F/m

    C Energie du bas de la bande de conduction du Si J

    F Energie du niveau de Fermi J

    ox Permittivit du dilectrique considr F/m

    Eox Champ lectrique dans le dilectrique considr V/m

    Si Permittivit du Si 11,9.0 F/m

    h Constante de Planck 6,62620.10-34 J.s

    Constante de Planck /2 1,0546.10-34 J.s

    JHTO Densit de courant travers le HTO de contrle A/m

    Jtun Densit de courant travers loxyde tunnel A/m

    k Constante de Boltzmann 1,38062.10-23 J.K-1

    mox Masse de llectron dans le dilectrique considr kg

    mSi Masse de llectron dans le Si kg

    dot Diamtre du nanocrystal m

    SiO2 Barrire de potentiel Si/SiO2 3,15 eV

    q Charge lmentaire 1,60219.10-19 C

    QFG Charge dans la grille flottante C

    Rdot Portion de surface couverte par les nanocristaux

    T Temprature K

    tHTO Epaisseur du HTO de contrle m

    tONO Epaisseur de lONO de contrle m

    tox Epaisseur du dilectrique considr m

    ttun Epaisseur de loxyde tunnel m

    Vb Tension applique sur le substrat dun transistor V

    VCG Potentiel de la grille contrle V

    Vd Tension applique sur le drain dun transistor V

    VFG Potentiel de la grille flottante V

    Vg Tension applique sur la grille dun transistor V

  • - 8 -

    VOX Chute de potentiel dans le dilectrique considr V

    Vs Tension applique sur la source dun transistor V

    Vth Tension de seuil V

    VthF Tension de seuil en lecture directe V

    VthR Tension de seuil en lecture inverse V

  • Introduction gnrale

    - 9 -

    INTRODUCTION GENERALE Contexte

    Depuis une vingtaine dannes, lindustrie de la microlectronique connat une volution

    considrable, en termes daugmentation de la capacit dintgration et de diminution du prix

    de revient. Ceci a permis au grand public daccder aux produits lectroniques tels que les

    tlphones et ordinateurs portables, baladeurs MP3, cls USB ou encore appareils photos

    numriques, qui connaissent actuellement un norme succs.

    Cet essor considrable de lindustrie du semiconducteur a t possible notamment grce

    laugmentation perptuelle des performances du transistor MOS qui est la brique lmentaire

    des circuits intgrs. La diminution des dimensions du transistor MOS suit une loi

    exponentielle, connue sous le nom de la loi de Moore, tablissant que la densit de transistors

    par microprocesseur double tous les deux ans.

    Un autre march, celui des mmoires non-volatiles et en particulier des mmoires Flash a

    galement fortement contribu la croissance de lindustrie des semiconducteurs. Ces

    dispositifs permettant le stockage de linformation sont en effet prsents dans tous les

    nouveaux produits succs cits prcdemment.

    Cependant, la miniaturisation des mmoires Flash standard risque de rencontrer des

    limitations au-del du nud technologique 45 nm, prvu vers 2010, principalement en ce qui

    concerne la rduction des dilectriques de la mmoire. Cest pourquoi les industriels et les

    laboratoires recherchent actuellement de nouvelles voies qui permettraient de prolonger la

    dure de vie de ces dispositifs. Lide dune cellule mmoire qui utilise des sites de pigeage

    discrets pour stocker la charge fait aujourdhui lobjet de beaucoup dattention, car cest un

    candidat potentiel pour des futurs dispositifs mmoires haute densit dintgration et faible

    consommation en puissance. Plusieurs types de mmoires piges discrets ont t reports

    dans la littrature. Dans ces dispositifs, le matriau de stockage peut tre soit une couche

    continue avec des dfauts naturels (piges lectriquement actifs) ou bien des nanocristaux

    raliss avec diffrentes technologies.

    Cest pourquoi dans cette thse nous nous sommes attachs tudier ces dispositifs et en

    particulier les mmoires Flash nanocristaux de silicium.

  • Introduction gnrale

    - 10 -

    Le travail de thse

    Cette thse porte sur lintgration, la caractrisation et la modlisation des

    mmoires non-volatiles nanocristaux de silicium. Lobjectif premier de cette thse est

    ltude exprimentale et thorique de ces mmoires.

    Les points majeurs de notre tude sont prsents selon quatre chapitres.

    Le chapitre I prsente le contexte et le march des mmoires Flash, ainsi que leur fonctionnement. Ensuite, les limitations de la rduction des dimensions de ces dispositifs

    sont exposes, ainsi que les solutions qui semblent les plus prometteuses pour repousser

    ces limites. Les tudes ralises sur les cellules nanocristaux de silicium et en particulier

    les rsultats sur des matrices de plusieurs Mga bits (Mb) obtenus par des industriels sont

    prsents.

    Le chapitre II traite de la fabrication des mmoires nanocristaux de silicium. Dans la premire partie, les diffrentes mthodes de fabrication des nanocristaux de

    silicium sont prsentes. La deuxime partie du chapitre porte sur lintgration des

    nanocristaux de silicium dans un produit ATMEL Flash NOR 32 Mb, bas sur une

    technologie 130 nm. Lorganisation dun produit mmoire Flash est dabord prsente.

    Ensuite, nous dtaillons le procd de fabrication de la mmoire Flash standard grille

    flottante continue et nous expliquons les diffrentes faons dintgrer les nanocristaux de

    silicium partir de ce procd. Enfin, la dernire partie traite du nombre de masques

    pouvant tre conomiss avec un procd nanocristaux de silicium par rapport un

    procd standard.

    Le chapitre III porte sur la caractrisation lectrique des mmoires nanocristaux de silicium. Les rsultats lectriques obtenus sur des cellules mmoires simples sont

    dabord prsents travers une tude exhaustive de linfluence des mthodes de

    programmation ainsi que des paramtres technologiques sur les caractristiques dcriture

    par lectrons chauds et deffacement par Fowler-Nordheim. Dans une deuxime partie,

    nous prsentons les caractristiques lectriques de matrices mmoires et en particulier

    celles dun dmonstrateur ATMEL Flash NOR 32 Mb. Linfluence du procd

    dlaboration des nanocristaux de silicium ainsi que des conditions de programmation est

    tudie. Enfin, nous proposons une tude de fiabilit sur les matrices mmoires.

    Dans le chapitre IV, nous nous intressons la modlisation des mmoires Flash nanocristaux de silicium. Dans une premire partie, leffacement Fowler-Nordheim et le

    gate disturb sont simuls grce au modle dit de la quasi-grille flottante. Linfluence

    des paisseurs de loxyde tunnel et de contrle ainsi que celle du taux de couverture des

  • Introduction gnrale

    - 11 -

    nanocristaux de silicium sur leffacement sont tudies. Concernant le gate disturb,

    linfluence de la tension de grille de lecture et de lpaisseur du HTO sont mises en

    vidence.

    La deuxime partie du chapitre porte sur lcriture par lectrons chauds et en particulier sur

    la localisation de la charge dans les nanocristaux. Nous prsentons une tude de linfluence

    des conditions dcriture sur la localisation de la charge laide de simulations TCAD et

    dun modle analytique coupl des mesures exprimentales.

    Enfin, le manuscrit se termine par une conclusion gnrale qui rsume les

    principaux rsultats obtenus dans le cadre de cette tude et des perspectives de ce travail

    sont proposes.

  • - 12 -

  • - 13 -

    Chapitre I : Introduction : Les mmoires non-volatiles base de

    silicium

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 14 -

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 15 -

    Chapitre I : Introduction : Les mmoires non-volatiles base de silicium......................................................................... 13

    I.1 Introduction.....................................................................................................17

    I.2 Contexte ..........................................................................................................17

    I.3 Historique des mmoires non-volatiles........................................................20

    I.4 Fonctionnement et architectures des mmoires Flash...............................22

    I.4.1 Prsentation et fonctionnement de la cellule mmoire.................................22

    I.4.2 Architectures des mmoires Flash.................................................................26

    I.5 Limites des mmoires Flash..........................................................................28

    I.6 Les solutions ..................................................................................................31

    I.6.1 Les mmoires Flash sites de pigeage discrets.........................................32 I.6.1.1 Les mmoires base de nitrure ...........................................................33 I.6.1.2 Les mmoires nanocristaux de silicium..............................................36

    I.6.1.2.A Rsultats publis par Freescale .................................................................. 37 I.6.1.2.B Rsultats publis par STMicroelectronics.................................................... 43

    I.7 Conclusion......................................................................................................46

    ANNEXE : Les solutions alternatives la miniaturisation des mmoires Flash...................................................................................................47

    Bibliographie...........................................................................................................54

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 16 -

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 17 -

    I.1 Introduction Lobjectif de ce premier chapitre est de prsenter les principes de base des mmoires

    non-volatiles. Nous verrons dans quel contexte sinscrivent les mmoires Flash et quel est leur

    fonctionnement. Nous prsenterons galement les limites des dispositifs Flash actuels et

    quelles sont les solutions envisages pour les dpasser. Nous verrons enfin quune des

    solutions est lutilisation des mmoires sites de pigeage discrets et en particulier

    nanocristaux de silicium, qui sont le sujet principal de cette thse.

    I.2 Contexte Depuis le milieu des annes 60, le march des circuits intgrs (CI) a connu un essor

    exceptionnel et avec lui, celui des mmoires. Les revenus du march des CI pour lanne

    2006 sont denviron 150000 millions de dollars (Fig. I-1), ce qui montre limportance de celui-ci dans lconomie mondiale. Le march des mmoires, dont les revenus reprsentent

    presque 30 % du march des CI, est un moteur essentiel de lindustrie des semi-conducteurs.

    En effet, tous les produits lectroniques qui connaissent actuellement un grand succs

    auprs du grand public (tlphones portables, ordinateurs, cls USB, lecteurs MP3, assistants

    personnels) contiennent des mmoires.

    La solution idale serait une mmoire qui retiendrait linformation sans alimentation

    lectrique extrieure, avec un accs en lecture et une programmation rapide et tout cela avec

    une haute densit dintgration et une basse consommation en nergie. Cependant, la mmoire

    idale, regroupant tous ces avantages la fois nexiste pas, mme si les mmoires Flash en

    prsentent plusieurs dentre eux (Fig. I-2). Il existe donc plusieurs catgories de mmoires selon les applications vises.

    Les mmoires semi-conducteur se divisent en deux catgories diffrentes : volatiles

    et non-volatiles (Fig. I-3). Les mmoires volatiles perdent leur information ds quelles ne sont plus alimentes. Ces mmoires ont un accs en lecture et programmation trs rapide. Les

    mmoires non-volatiles, au contraire, retiennent linformation stocke indpendamment de

    lalimentation extrieure. La programmation de ces dispositifs est plus lente que celle des

    mmoires volatiles.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 18 -

    Pou

    rcen

    tabe

    Mill

    ions

    de

    dolla

    rs

    Anne

    March des mmoires MOS March des CI (hors mmoires) % des mmoires par rapport au march total des CI

    Fig. I-1: Evolution des revenus du march des CI et du march des mmoires technologie MOS (F : prvisions). Source : WSTS, IC Insights.

    Haute densit

    Non-volatilit

    Endurance

    Flash

    EEPROM

    DRAMROMEPROM

    Fig. I-2 : Classification des mmoires semi-conducteurs selon les critres de performance.

    Volatiles Non-volatiles

    Mmoires semi-conducteurs

    RAMs ROMs

    SRAM DRAM ROM

    EPROM EEPROM FLASH

    Mmoires semi-conducteurs

    RAMs ROMs

    SRAM DRAM ROM

    EPROM EEPROM FLASH

    Fig. I-3 : Tableau rcapitulatif des diffrentes classes de mmoires semi-conducteurs.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 19 -

    Les mmoires accs alatoire RAM (Random Access Memory) constituent

    lessentiel des mmoires volatiles. Ce nom se rfre au fait que lon peut accder nimporte

    quel endroit de la mmoire trs rapidement et dans nimporte quel ordre. Les principales

    catgories de RAM sont les SRAM (Static RAM) et les DRAM (Dynamic RAM).

    La cellule SRAM utilise six transistors et retient linformation aussi longtemps quelle

    est alimente. La taille de chaque cellule est donc assez grande et cela limite lutilisation de la

    SRAM des mmoires basse densit dintgration. De plus, son cot est plus lev que

    celui de la DRAM. Par contre, laccs aux donnes est plus rapide et la consommation plus

    faible.

    Le point mmoire DRAM est constitu dun transistor et dune capacit servant

    stocker la charge. Les capacits ne retenant pas linformation indfiniment, il est ncessaire de

    rafrachir la cellule mmoire rgulirement, do le nom dynamique . Les DRAM, de part

    leur petite taille, peuvent tre utilises dans les applications avec une haute densit

    dintgration. De plus leur cot de fabrication est faible.

    Cest pourquoi, le march des DRAM est largement suprieur celui des SRAM, comme le

    montre la Fig. I-4.

    La premire mmoire non-volatile a t la ROM (Read Only Memory) dans laquelle

    les donnes sont crites de faon dfinitive au cours de la fabrication. Ce dispositif peut tre

    lu mais jamais reprogramm. Par la suite, la capacit programmer la mmoire

    lectriquement a successivement t ajoute.

    LEPROM (Electrically Programmable ROM) peut tre crite lectriquement mais

    elle doit tre efface par un passage sous rayons UV. Le point mmoire est constitu dun seul

    transistor.

    LEEPROM (Electrically Erasable and Programmable ROM) peut scrire et seffacer

    lectriquement, mais au prix dune complexit de cellule accrue. Le point mmoire utilise une

    surface quivalente deux transistors. Le premier est un transistor de slection et le second

    est llment de stockage. Linconvnient de cette mmoire est donc la surface occupe qui

    est trs importante et le cot qui est plus lev.

    La mmoire Flash EEPROM (gnralement appele mmoire Flash) peut tout comme

    lEEPROM tre crite et efface lectriquement. Son nom provient du fait quun secteur ou

    une page entire peuvent tre effacs en mme temps. De plus, la surface occupe est faible

    car le point mmoire est constitu dun seul transistor. Pour toutes ces raisons, les mmoires

    Flash sont aujourdhui le type de mmoires non-volatiles le plus utilis. La Fig. I-4 montre la croissance remarquable du march des mmoires Flash, qui bien quinfrieur celui des

    DRAM, tend le rejoindre dici les prochaines annes.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 20 -

    Mill

    ion

    s d

    e d

    olla

    rs

    Fig. I-4 : Evolution des revenus du march des mmoires technologie MOS : les DRAM dominent mais les mmoires Flash gagnent du terrain (F : prvisions) : WSTS, IC Insights.

    I.3 Historique des mmoires non-volatiles Depuis le milieu des annes 60, plusieurs solutions ont t proposes afin de rsoudre

    le problme de la volatilit des mmoires technologies MOS.

    Deux solutions furent proposes en 1967 : le concept de grille flottante par D. Kahng

    des laboratoires Bell [Kahng67] et la mmoire MNOS (Mtal-Nitrure-Oxyde-Semi-conducteur) par H.A.R. Wegener [Wegener67]. La premire tait une structure de type MIMIS (Metal-Insulator-Metal-Insulator-Semiconductor). Le dilectrique du bas devait tre

    assez fin (>5 nm) pour permettre aux lectrons de passer par effet tunnel du substrat vers la

    grille flottante. Mais cette poque, il tait trs difficile de dposer une couche aussi fine sans

    introduire de dfauts. Cest pourquoi une autre structure utilisant un autre mcanisme

    dinjection avec un oxyde plus pais fut dveloppe par Intel en 1971 [Frohman71]. Son nom tait la structure FAMOS (Floating-gate Avanlanche-injection MOS). Le canal tait de

    type P et la cellule navait pas de grille de contrle. Lcriture tait ralise en appliquant une

    forte tension ngative (-30 V) sur le drain afin de mettre la jonction drain-substrat en

    avalanche et crer des lectrons fortement nergtiques sous la grille flottante. Linconvnient

    de ce dispositif, outre les fortes tensions appliques, tait le fait que leffacement devait se

    faire par ultra-violets, labsence de grille de contrle ne permettant pas de le faire

    lectriquement.

    Fig. I-5 : Schma du dispositif grille flottante FAMOS (Floating-gate Avalanche-injection MOS) propos par D. Frohman-Bentchkowsky en 1971 [Frohman71].

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 21 -

    La mmoire MNOS, propose galement en 1967 par Wegener, comme son nom

    lindique, tait une structure de type MOS avec en plus une couche de nitrure entre le mtal et

    loxyde (Fig. I-6). La couche de nitrure agit comme une couche de pigeage des lectrons et des trous. Cette structure tait effaable lectriquement, par linjection de trous par courant

    tunnel travers loxyde et programmable de manire symtrique par injection dlectrons. Par

    la suite, afin damliorer la rtention de la charge, de nouvelles structures ont t

    dveloppes : dabord la SNOS (Silicium-Nitrure-Oxyde-Semiconducteur) puis la SONOS

    (Silicium-Oxyde-Nitrure-Oxyde-Semiconducteur) permettant de limiter linjection de trous

    depuis la grille de contrle.

    En 1980, W. S. Johnson dIntel prsente une nouvelle structure lectriquement

    effaable qui sera la base de lEEPROM telle quon la connat aujourdhui [Johnson80]. Cette mmoire appele FLOTOX (FLOating gate Thin OXide) est inspire la fois de la

    structure MNOS et de celle grille flottante. A la diffrence des autres structures, celle-ci

    utilise le mcanisme tunnel Fowler-Nordheim pour lcriture et leffacement et elle est

    constitue de deux transistors (un transistor de slection et un transistor de stockage), comme

    le montre la Fig. I-7. La mmoire Flash EEPROM, quant elle a t prsente pour la premire fois dans un

    produit en 1984 par un ingnieur de Toshiba, F. Masuoka [Masuoka84]. Cette cellule se base sur le concept de grille flottante. Lobjectif tait de combiner la haute densit

    dintgration des EPROM avec leffacement lectrique des EEPROM (Fig. I-8). Le terme Flash provient du fait quelle permet un effacement trs rapide de plusieurs blocs en simultan.

    La commercialisation dune mmoire Flash de type NOR (voir I.4.2) a t ralise en 1988

    par Intel [Kynett88], suivi de prs par celle dune mmoire type NAND (voir I.4.2) par Toshiba en 1989.

    Nitrure

    MtalMtal

    Oxyde

    Si

    DrainSource

    Nitrure

    PolysiliciumN+

    Oxyde

    Si

    DrainSource

    Nitrure

    PolysiliciumN+

    Oxyde

    Si

    DrainSource

    Oxyde

    MNOS SNOS SONOS Fig. I-6 : Schmas des structures mmoires base de nitrure comme couche de stockage.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 22 -

    Oxyde tunnel

    Grille de contrle

    Grille flottante

    Grille

    Drain

    Fig. I-7 : Coupe schmatique dune cellule mmoire FLOTOX avec le transistor de slection.

    Grille de contrle

    Grille flottante

    Fig. I-8 : Coupe schmatique dune cellule mmoire Flash selon [Masuoka84].

    I.4 Fonctionnement et architectures des mmoires Flash

    I.4.1 Prsentation et fonctionnement de la cellule mmoire

    La cellule mmoire Flash grille flottante peut tre dcrite selon la Fig. I-9. Cette structure est base sur celle dun transistor MOS avec en plus une grille flottante en

    polysilicium qui sert de couche de stockage des lectrons. La charge dans la grille flottante

    induit un dcalage de la tension de seuil du transistor MOS Vth qui peut tre exprim de la faon suivante :

    CG

    FGth C

    QV = quation I-1

    Avec QFG : charge stocke dans la grille flottante et CCG : capacit grille de contrle/grille flottante.

    Si la grille flottante est dcharge, on dit que la cellule est efface. Si la grille flottante

    est charge en lectrons et donc avec une tension de seuil plus leve, la cellule est dite crite

    (Fig. I-10(a)). La lecture de la cellule, c'est--dire la dtermination de ltat dans lequel se

    trouve la cellule seffectue en appliquant une tension de grille VG-lecture, comprise entre les deux tensions de seuil correspondant ltat effac et crit, que nous nommerons

    respectivement Vth1 et Vth2. Si la cellule mmoire est efface (i.e. Vth=Vth1VG-lecture) alors le transistor constitu par la cellule est bloqu.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 23 -

    Substrat Si (P)

    DrainN+

    SourceN+

    Oxyde de contrle

    Grille de contrle

    Grille flottante

    Oxyde tunnel

    W

    SiSTI STI

    Oxyde de contrle

    Oxyde tunnel

    Grilleflottante

    brille de contrle

    brille de contrle

    STI

    Oxyde de contrle

    Grille de contrle

    L

    STI

    (a) (b)

    Oxyde de contrle

    Grille de contrle

    Oxyde tunnel

    Si

    DrainSource

    Grille flottante

    L

    Si

    W

    STI STI

    Grilleflottante

    Oxyde de contrle

    Grille de contrle

    Oxyde tunnel

    (c) (d)

    Fig. I-9 : Schmas dune cellule mmoire Flash : (a) vue gnrale de la cellule mmoire, (b) vue schmatique de deux cellules mmoires Flash dans un plan mmoire, (c) coupe longitudinale de la cellule, (d) coupe latrale de la cellule.

    La modlisation du point mmoire habituellement utilise est base sur la structure

    capacitive de la Fig. I-10(b). Il sagit dun modle simple permettant de calculer la rpartition du champ lectrique dans chacun des dilectriques disolation [San92].

    Ce modle permet daccder au potentiel de la grille flottante VFG :

    BVVVVC

    QV BDDSSCGG

    T

    FGFG ++++= quation I-2

    Avec T

    TUNB

    T

    SS

    T

    DD

    T

    CGG C

    C,

    C

    C,

    C

    C,

    C

    C==== CT =CCG+CTUN+CS+CD

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 24 -

    CG

    FGth C

    QV ====

    Vth

    tat effac tat crit

    Vth1 Vth2VG-lecture

    CG

    FGth C

    QV ====

    Vth

    tat effac tat crit

    Vth1 Vth2VG-lecture

    VCG

    CCG

    Avec :VCG potentiel de la grille de contrleVFG potentiel de la grille flottanteVD potentiel de drainVS potentiel de sourceVB potentiel de substratQFG charge dans la grille flottanteCTUN capacit de loxyde tunnelCCG capacit de loxyde de contrleCS capacit grille flottante/sourceCD capacit grille flottante/drain

    CG potentiel de la grille de contrle

    FG potentiel de la grille flottante

    D potentiel de drain

    S potentiel de source

    B potentiel de substrat

    FG charge dans la grille flottantecapacit de loxyde tunnel

    CG capacit de loxyde de contrle

    S capacit grille flottante/source

    D capacit grille flottante/drainVS VD

    CTUN

    VFG, QFG

    VB (a) (b)

    Fig. I-10 : (a) : Caractristiques ID-VG (ID courant de drain) dune cellule mmoire Flash dans ltat effac et crit. (b) : Modlisation lectrique du point mmoire Flash.

    De plus, si la source et le substrat sont la masse et si la tension de drain est faible, le

    potentiel de la grille flottante vaut approximativement :

    CGGT

    FGFG VC

    QV += quation I-3

    Cette dernire quation montre limportance du coefficient G. Plus il est lev, plus le potentiel de la grille flottante est proche de celui de la grille de contrle. Le couplage de grille

    indique en fait la manire dont le champ lectrique va se rpartir entre lisolant interpoly et

    loxyde tunnel. Ce coefficient doit donc tre le plus grand possible pour exploiter au mieux

    les tensions utilises. Typiquement, ce coefficient est de 0,7/0,8 dans une structure standard.

    Les modes dcriture de la mmoire Flash sont dtaills dans la Fig. I-11. On distingue principalement deux modes dcriture : le mode Fowler-Nordheim et le mode

    porteurs chauds (CHE : Channel Hot Electrons). La Fig. I-12 spcifie les modes deffacement, qui sont plus nombreux. Nous avons ajout le cas de la NROM (Nitride Read Only Memory)

    dont la couche de stockage est une couche de nitrure et dont le mode deffacement est

    linjection de trous chauds (HHI : Hot Hole Injection).

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 25 -

    Modes dcriture Fowler-Nordheim CHE (porteurs chauds)

    Contrle

    GC

    p-Si

    Drain n+

    Source n+

    GF

    VCG~15-18V

    0V0V

    -qVCG

    Canal

    FG

    CG

    Contrle

    GC

    p-Si

    GF

    VCG~8-10V

    0V VD~4-5V

    Source n+

    Drain n+

    -qVCG

    Canal

    FG

    CG

    Fig. I-11 : Synthse des diffrents mcanismes dcriture pour les mmoires Flash. A droite de chaque cellule mmoire se trouvent des schmas de bande en nergie dans lempilement de grille de la cellule. (CHE : Channel Hot Electron).

    Modes deffacement Fowler-Nordheim canal HHI

    Contrle

    GC

    p-Si

    Source n+

    VCG~-15V

    0V 0V

    Drain n+

    -qVCGCanal

    FG

    CG

    Contrle

    GC

    p-Si

    GF

    VCG~-10V

    0V VD~4/5Vh+

    Source n+

    Drain n+

    Canal

    Nitrure

    CG

    Source Mixte canal/source

    Contrle

    GC

    Tunnel

    p-Si

    Source n+

    GF

    VCG=0V

    Vs~15-18V Flottant

    Drain n+

    -qVCG

    Source

    FG

    CGContrle

    GC

    p-Si

    Source n+

    VCG~-10V

    Vs~5V Flottant

    Drain n+

    -qVCG

    Source

    FG

    CG

    Fig. I-12 : Synthse des diffrents mcanismes deffacement pour les mmoires Flash. A droite de chaque cellule mmoire se trouvent des schmas de bande en nergie dans lempilement de grille de la cellule. Dans le cas de leffacement HHI (Hot Hole Injection), le diagramme de bande reprsente galement la bande de valence associe aux trous. Ce mode deffacement est uniquement utilis par les mmoires de type NROM [Larcher04].

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 26 -

    I.4.2 Architectures des mmoires Flash

    Les mmoires Flash sont organises en matrices. Les architectures les plus utilises

    sont la NOR et la NAND [Cappelletti99]. Dans le cas de larchitecture NOR, les cellules mmoires sont connectes en parallle

    (Fig. I-13(a)). La grille de contrle est commune une ligne de cellules appele ligne de mots ( word line ) et le drain est commun une ligne de bits ( bit line ). Cette architecture

    permet un accs alatoire nimporte quelle position. Le drain de chaque cellule tant

    accessible, lcriture peut seffectuer par porteurs chauds. Les cellules sont effaces par

    Fowler-Nordheim. Les temps dcriture et deffacement dun bloc de cellules sont longs, mais

    le temps daccs est trs court. La Flash NOR est essentiellement utilise pour le stockage de

    codes dinstruction (tlphones portables, assistants personnels, ).

    NOR

    Source

    Bit line

    Word line

    GFGFGCGC

    Source DrainDrain

    Contact drainL

    L

    Contact drain

    (a)

    NAND

    Source

    Bit line

    Word line

    Slection de la source

    Slction du drain

    GFGFGCGC

    L

    L

    (b) Fig. I-13 : Architecture et coupe longitudinale dune matrice NOR (a) et NAND (b). Le dessin de masques dun point mmoire de la matrice est galement reprsent.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 27 -

    Dans larchitecture NAND, les cellules mmoires sont connectes en srie (Fig. I-13(b)). Comme la NOR, la grille de contrle est commune une word line , mais le drain des cellules nest pas adressable. Les cellules ne peuvent donc tre crites et effaces quen

    Fowler-Nordheim. Laccs en lecture une cellule de la bit line seffectue en polarisant la

    grille des autres cellules de faon ce quelles soient passantes. Cest pourquoi le temps

    daccs est plus long que celui des NOR. Par contre, de part la connexion en srie des cellules,

    la programmation peut tre ralise par blocs, do des temps de programmation plus rapides

    que la NOR. Enfin, comme on peut le voir sur les dessins de masques de la Fig. I-13, labsence de contacts drain permet une diminution de la taille de la Flash NAND (environ

    40% par rapport une Flash NOR). La densit des Flash NAND est donc plus leve pour un

    cot par bit plus faible. Elle est donc plutt utilise pour le stockage de donnes (cls USB,

    cartes mmoires des appareils photos).

    SquentielAlatoireAccs

    2 ms1 sTemps deffacement

    200 s8 s/octet16 s/mot

    Temps dcriture

    7 s (accs initial)50 ns (accs srie)

    90 ns (accs alatoire)Temps daccs

    16 Gb1 GbDensit maximale

    NANDNOR

    SquentielAlatoireAccs

    2 ms1 sTemps deffacement

    200 s8 s/octet16 s/mot

    Temps dcriture

    7 s (accs initial)50 ns (accs srie)

    90 ns (accs alatoire)Temps daccs

    16 Gb1 GbDensit maximale

    NANDNOR

    Fig. I-14 : Tableau rcapitulatif des performances des mmoires Flash de type NOR et NAND.

    Le march des Flash NOR a domin jusquen 2004 et par la suite, le march des

    NAND presque doubl en taille (Fig. I-15) grce notamment, au succs des lecteurs MP3, cls USB et appareils photo numriques. Les flash NAND devraient encore accrotre leur

    domination sur les NOR dans les prochaines annes : le march des NOR devrait crotre de

    6% dici 2011 et celui des NAND de 18% (source : IC Insights).

    March March March MarchMill

    ion

    s d

    e d

    olla

    rs e

    t u

    nit

    s

    20052004 2006 2007 Fig. I-15 : Evolution des revenus du march des mmoires Flash NOR et NAND : depuis quelques annes, les NAND dominent, source : WSTS, IC Insights.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 28 -

    I.5 Limites des mmoires Flash Bien que connaissant un succs commercial important, les dispositifs mmoires

    conventionnels grille flottante ont des difficults pousser davantage la miniaturisation.

    La rduction des dimensions et lamlioration des performances sont guides par

    lITRS (International Roadmap for Semiconductors) [ITRS06], qui est renouvele tous les deux ans et prvoit les principales tendances qui seront suivies par lindustrie dans les 15

    annes suivantes. La dernire dition date de 2005 et une mise jour a t faite en 2006. On

    peut voir dans le Fig. I-16 que toutes les dimensions critiques des cellules vont tre rduites, mais certaines dentre elles sont reprsentes comme briques rouges , la solution ntant

    toujours pas connue lheure actuelle.

    10615-17

    10-13

    6-7

    4/2

    57

    NAND

    2

    10-20

    1057-9

    0,13

    13-15

    8-9

    0,6/0,7

    9-11

    65

    NOR

    2007

    15-1715-1715-1715-17

    9-109-1010-1310-13

    6-76-76-76-7

    4/14/14/14/2

    20284051

    NANDNANDNANDNAND

    4# bits/cellule max.

    20Rtention (annes)

    107Endurance (# cycles)

    6-86-86-87-9Tension dcriture max. (V)

    0,080,10,110,12NOR LG-empilement

    (physique-m)

    8-1010-1210-1213-15EOT de loxyde de contrle (nm)

    7-8888-9EOT de loxyde tunnel (nm)

    Coefficient de couplage

    10-1310-129/129-12Taille de la cellule ()

    22324557Nud technologique (nm)

    NORNORNORNOR

    2016201320102008Anne

    10615-17

    10-13

    6-7

    4/2

    57

    NAND

    2

    10-20

    1057-9

    0,13

    13-15

    8-9

    0,6/0,7

    9-11

    65

    NOR

    2007

    15-1715-1715-1715-17

    9-109-1010-1310-13

    6-76-76-76-7

    4/14/14/14/2

    20284051

    NANDNANDNANDNAND

    4# bits/cellule max.

    20Rtention (annes)

    107Endurance (# cycles)

    6-86-86-87-9Tension dcriture max. (V)

    0,080,10,110,12NOR LG-empilement

    (physique-m)

    8-1010-1210-1213-15EOT de loxyde de contrle (nm)

    7-8888-9EOT de loxyde tunnel (nm)

    Coefficient de couplage

    10-1310-129/129-12Taille de la cellule ()

    22324557Nud technologique (nm)

    NORNORNORNOR

    2016201320102008Anne

    Des solutions existent Solutions connues Solutions inconnues

    Fig. I-16 : Rsum des prvisions de lITRS (mise jour 2006) dans la catgorie des mmoires Flash. Source [ITRS06].

    Une des limitations concerne la rduction de lpaisseur de loxyde de contrle. En

    effet, il est ncessaire de maintenir un couplage suffisant entre la grille de contrle et la grille

    flottante, afin que les tensions de programmation ne soient pas trop leves. On peut voir dans

    le Fig. I-16 que le coefficient de couplage doit tre maintenu 0,6/0,7. Ceci est ralis en diminuant lpaisseur de loxyde de contrle. Cependant, cette rduction de lpaisseur est

    critique car elle entrane laugmentation des courants de fuite. On peut dailleurs voir

    quaucune solution technologique nest connue pour rduire lEOT (Equivalent Oxide

    Thickness) au-dessous de 10 nm. La solution adopte dans les mmoires actuelles est

    dutiliser comme dilectrique une triple couche oxyde/nitrure/oxyde (ONO) [Yim03] [Park04]. Mais aujourdhui, la diminution de lpaisseur de lONO atteint ses limites. Cest pourquoi lintgration de matriaux dilectriques haute permittivit ou high-k (HfO2,

    Al2O3, HfAlO, HfSiO) est envisage pour remplacer linterpoly ONO des mmoires Flash

    standard. Ces matriaux permettent en effet dobtenir un coefficient de couplage G lev tout

    en maintenant une bonne rtention des donnes. Il a t dmontr que lintgration de HfO2

    comme dilectrique de contrle dans des mmoires standard grille flottante continue

    permettait une diminution des tensions de programmation grce un meilleur coefficient de

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 29 -

    couplage [VanDuuren06]. De plus, de rcents travaux ont montr que lutilisation dune grille flottante discrte et dun interpoly high-k couple celle dune grille de contrle

    mtallique permettait de rduire le phnomne dinjection des lectrons par la grille de

    contrle pendant leffacement [VanDuuren06] [Lai06] [Lee06]. Parmi les diffrents matriaux tudis, un intrt particulier est donn laluminate dhafnium (HfAlO), qui

    combine la fois la constante dilectrique leve du HfO2 et la barrire nergtique leve et

    la bonne stabilit thermique de lAl2O3 [Molas07]. Une autre limitation de la miniaturisation (et en parallle de laugmentation de la

    densit) est laugmentation des interfrences entre cellules. Lorsque la densit dintgration

    augmente, les cellules se rapprochent et le couplage capacitif entre grilles flottantes augmente

    (Fig. I-17). Ainsi, la charge stocke dans une grille flottante peut modifier la tension de seuil de la cellule voisine. Pour palier cela, les industriels ont remplac le nitrure des espaceurs

    par du SiO2 et lutilisation de matriaux trs basse permittivit dits low-k entre les

    cellules [Kim07] est envisage. La limitation principale de la miniaturisation des mmoires Flash est la rduction de

    lpaisseur de loxyde tunnel. En effet, il est ncessaire de diminuer cette paisseur lorsque les

    dimensions de la cellule diminuent si lon veut garder un bon contrle du canal. Mais la

    diminution de lpaisseur du dilectrique tunnel affecte la rtention de la charge. La limite

    intrinsque de cette paisseur permettant de respecter le critre de rtention de dix ans est

    denviron 6 nm [Lai98]. En dessous de cette limite, les lectrons stocks dans la grille flottante fuient par courant tunnel direct.

    En plus de cette limite intrinsque, il existe une autre limite due au vieillissement prmatur

    de loxyde tunnel cause des nombreux cycles dcriture/effacement au cours desquels

    loxyde est soumis de forts champs lectriques (~10 MV/cm). De nombreuses tudes

    [Maserjan82] [Olivo88] [Naruke88] ont montr une augmentation du courant de fuite faible champ travers loxyde aprs des cycles de programmation successifs. Ce phnomne

    de dgradation, appel SILC (Stress Induced Leakage Current), est li des dfauts dans

    loxyde qui donnent lieu un courant de fuite important (conduction tunnel assiste par

    piges). Etant donn que le SILC augmente lorsque lpaisseur de loxyde tunnel diminue,

    lpaisseur de loxyde tunnel est limite 8 nm (Fig. I-18).

    Grille flottante

    Isolation

    Substrat Si

    Grille de contrle

    Oxyde tunnelONO

    Ligne de mot

    Fig. I-17 : Couplage capacitif entre les grilles flottantes voisines dune matrice mmoire.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 30 -

    Fig. I-18 : Courant de SILC pour diffrentes paisseurs doxyde aprs une contrainte cumule correspondant plusieurs milliers dcritures daprs [Naruke88].

    Outre les limites technologiques, il existe une limite physique intrinsque. La

    rduction des dimensions des dispositifs implique que la quantit dlectrons utiliss pour

    coder un bit (raliser la sparation entre les deux tats logiques de la mmoire) devient de plus

    en plus faible (Fig. I-19(a)). Cette rduction, qui peut aller jusqu une dizaine dlectrons pour les gnrations dcananomtriques peut induire des problmes de fiabilit

    [Molas04][Molas06]. Pour les dimensions ultimes, les phnomnes de chargement/dchargement ne peuvent plus tre dcrits comme continus. Il faut considrer le

    chargement/dchargement lectron par lectron. Ces phnomnes stochastiques qui sont

    alatoires induisent une dispersion sur le temps de rtention et la fentre de programmation

    (Fig. I-19(b)).

    10 10010

    100

    1000

    No

    mb

    re d

    le

    ctro

    ns

    par

    bit

    , N

    Nud technologique Flash (nm)

    -Mmoire nanocristaux de silicium(NAND)

    Vth-max=3VProjection Flash NOR(ITRS 2003)

    Projection Flash NAND(ITRS 2003)

    Y.Song, IEDM01Y.H.Song, VLSI03C.Park, VLSI04

    Flash NOR

    Y.S.Yim, IEDM03Y.Sasago, IEDM03M.Ichige, VLSI03D.C.Kim, IEDM02J.D.ChoiI, IEDM01

    Flash NAND

    C.Servalli, IEDM05

    C.Park, IEDM04

    Den

    sit

    de

    pro

    bab

    ilit

    du

    te

    mp

    s d

    e r

    ten

    tio

    n T

    R(s

    -1)

    Temps de rtention (annes)

    Nombre dlectrons par bit=250

    de charge perdue

    (a) (b)

    Fig. I-19 : (a) : Reprsentation du nombre dlectrons par cellule en fonction du nud technologique Flash. (b) Dispersion du temps de rtention en fonction du nombre dlectrons par bit : plus le nombre dlectrons diminue, plus la dispersion augmente [Molas04].

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 31 -

    Tension de seuil des cellules (V)

    Nom

    bre

    de c

    ellu

    les

    Ecrite

    Efface

    Donnes =

    Tension de seuil des cellules (V)

    Nom

    bre

    de c

    ellu

    les Donnes =

    (a) (b)

    Fig. I-20 : (a) : Distributions des tensions de seuil dune matrice mmoire technologie simple niveau : un bit cod par cellule, donc 2 tats 0 et 1. (b) : Distributions des tensions de seuil dune matrice mmoire technologie multi-niveaux : deux bits cods par cellule, donc 4 tats 00, 01, 10 et 11. Daprs [Atwood97].

    Il existe une manire artificielle de rsoudre le problme de la miniaturisation des

    mmoires qui est lutilisation de cellules multi-niveaux. Le principe est de stocker plusieurs

    bits dans une seule cellule. Ceci est ralis en stockant plusieurs niveaux de charge dans la

    grille flottante (2n niveaux avec n : nombre de bits), ce qui permet dobtenir autant de niveaux

    de tensions de seuil (Fig. I-20). Ceci permet daugmenter la capacit de stockage sans diminuer les dimensions de la cellule et de diminuer les cots de fabrication. Le point critique

    de cette mthode est quil faut tre capable de contrler prcisment les niveaux de tensions

    de seuil et donc la charge injecte au cours de lcriture ainsi que la drive au cours de

    lendurance, afin que les diffrents tats soient suffisamment diffrentiables. Cette

    technologie est en production chez Intel en NOR depuis 1995 sous le nom de StrataFlashTM

    [Atwood97] et chez Toshiba et Samsung en NAND.

    I.6 Les solutions Pour les nuds technologiques sub-45 nm, la miniaturisation des dispositifs mmoires

    tels que nous les connaissons aujourdhui semble atteindre ses limites. Cest pourquoi de

    nombreux efforts se portent sur le dveloppement de nouvelles technologies dune part et le

    dveloppement des technologies actuelles grce de nouveaux matriaux ou de nouvelles

    structures dautre part. Les principales voies de recherche sont listes dans la Fig. I-21. Parmi les nouvelles technologies, on peut citer les mmoires FeRAM (Ferroelectric RAM) qui

    utilisent lorientation de la polarisation des matriaux ferrolectriques, les MRAM

    (Magnetoresistive RAM) qui exploitent la polarit magntique dun film ferromagntique, les

    PCM (Phase Changed Memories) qui sont bases sur le changement de rsistivit dun

    matriau changement de phase et plus long terme les mmoires molculaires bases sur les

    mcanismes doxydorduction de molcules lectriquement actives. Ces solutions alternatives

    sont dtailles en annexe.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 32 -

    Dans les sections suivantes, nous prsenterons une des alternatives la miniaturisation

    qui sont les mmoires sites de pigeage discrets et en particulier les mmoires base de

    nitrure et les mmoires nanocristaux de silicium.

    Mmoires Flash standard base de silicium

    Dveloppement de nouvelles technologies

    FeRAM

    MRAM

    PCM

    Mmoires molculaires

    Pousser les limites des technologies actuelles

    Nouveaux matriaux

    Nanocristaux de silicium

    SONOS/NROM

    Matriaux high-k

    Nouvelles structures

    SOI ultra mince

    Dispositifs multi-grilles (FinFlash)

    Fig. I-21 : Organisation des activits de recherche sur les mmoires Flash avances.

    I.6.1 Les mmoires Flash sites de pigeage discrets

    Lide de base est de remplacer la grille flottante continue standard en polysilicium

    par des sites de stockage discrets, qui peuvent tre soit les piges naturels dun dilectrique

    appropri (comme par exemple une couche de nitrure), soit des nanocristaux (en silicium par

    exemple) [DeSalvo04]. Ces mmoires offrent plusieurs avantages permettant de repousser les limites lies la miniaturisation dont le problme du SILC dans loxyde tunnel. En effet,

    le SILC tant d une conduction assiste par piges, dans le cas dune grille flottante

    continue, la prsence de dfauts dans loxyde tunnel peut provoquer la fuite de la totalit de la

    charge stocke dans la grille flottante. Au contraire, avec des sites de stockage discrets isols

    les uns des autres, le mme dfaut nentrane que la fuite des lectrons pigs dans le site situ

    au-dessus du dfaut (Fig. I-22). Ce concept permet la rduction de lpaisseur de loxyde tunnel sans compromettre la rtention et lendurance de la cellule mmoire.

    Si

    DrainSource

    Piges discrets

    e-

    DrainSource

    e-e-

    Grille flottante continue

    Si

    (a) (b) Fig. I-22 : Amlioration de limmunit au SILC des mmoires sites de pigeage discrets (a) par rapport aux mmoires grille flottante continue (b).

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 33 -

    Une autre particularit des mmoires sites de stockage discrets programmes par

    porteurs chauds est la localisation de la charge. Ceci permet le stockage de deux bits dans la

    mme cellule. En effet, si la cellule est crite par lectrons chauds avec la source la masse,

    les lectrons sont injects au niveau de la jonction canal/drain, l o le champ lectrique

    latral est le plus lev. Labsence de conduction latrale entre les sites de stockage induit une

    localisation des lectrons injects au-dessus de la jonction drain. Les deux principales

    catgories de mmoires sites de pigeage discrets sont les mmoires couche de pigeage

    en nitrure (SONOS et NROM) et les mmoires nanocristaux de silicium. Elles sont

    dtailles dans les paragraphes suivants.

    I.6.1.1 Les mmoires base de nitrure

    Les deux principaux types de mmoires couche de pigeage en nitrure sont la

    SONOS et la NROM. La couche de pigeage est du nitrure de silicium Si3N4.

    La SONOS est ltude depuis de nombreuses annes [Libsch87][Wann95] et son intrt sest accru ces dernires annes [Swift02]. Ses avantages par rapport aux mmoires grille flottante en polysilicium sont son immunit face aux dfauts dans loxyde tunnel et

    donc une bonne tolrance face aux radiations et des tensions de programmation rduites. De

    plus, la densit de piges est assez leve par rapport celle des nanocristaux de silicium

    (~1013 cm-2) et enfin, le procd de fabrication est simple et compatible avec le procd

    CMOS.

    On peut voir une structure SONOS typique dans la Fig. I-23(a) : loxyde tunnel est trs fin (~2 nm), loxyde de contrle galement (~4 nm) et la couche de Si3N4 a une paisseur

    denviron 4 nm. Loxyde tunnel trs fin permet lcriture et leffacement en mode tunnel

    direct. Des caractristiques typiques de programmation sont prsentes dans la Fig. I-23(b). Cependant, cette structure a plusieurs inconvnients. Un des problmes majeurs concerne

    leffacement au cours duquel des lectrons sont injects dans le nitrure depuis la grille de

    contrle. Ceci entrane la saturation des caractristiques deffacement en fonction de la

    tension applique sur la grille (Fig. I-23(c)). Le second problme est la rtention en temprature. En effet, au-del de 85C, les 10 annes de rtention ne sont plus garanties (Fig. I-23(d)).

    Le second type de mmoire base de nitrure est la NROM qui a t introduite par

    Saifun en 1999 [Eitan99]. Comme la SONOS, le stockage des charges seffectue dans une couche de nitrure situe entre deux couches doxyde (Fig. I-24(a)-(b)). Lcriture est ralise par injection dlectrons chauds (CHE) et leffacement par linjection de trous chauds (HHI),

    ce qui permet lutilisation dun oxyde tunnel plus pais (~5 nm) et donc une meilleure

    rtention. En intervertissant le rle de source et drain, il est possible de stocker physiquement

    2 bits par cellule, grce la localisation de la charge prs des jonctions (Fig. I-24(a)). Ceci permet daugmenter la densit de stockage tout comme le font les cellules multi-niveaux.

    Comme la SONOS, la NROM se caractrise par son immunit face aux dfauts dans loxyde

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 34 -

    tunnel. De plus, le problme de saturation des caractristiques deffacement est supprim

    puisque leffacement est ralis par trous chauds.

    La nouvelle gnration de NROM prsente en 2005 [Eitan05] propose le stockage de 4 bits par cellule en ajoutant une programmation multi-niveaux sur chacun des 2 bits physiques : on

    a donc deux bits stocks de chaque ct du canal (Fig. I-24(c)). Lobtention de 4 bits suffisamment spars est obtenue grce un algorithme de programmation appropri (Fig. I-24(d)).

    Vth

    (V)

    10-5 10-4 10-3 10-2 10-1 1 10

    criture

    Effacement

    Temps de programmation (s)

    Vw=10V

    Vg=-10V

    (a) (b)

    Temps (s)

    Oxyde tunnel

    NitrureOxyde de contrle

    Vg

    (c) (d)

    Fig. I-23 : (a) : Evolution des mmoires non-volatiles base de nitrure. (b) : Caractristiques dcriture et deffacement dune mmoire SONOS avec un oxyde tunnel de 2 nm, une couche de nitrure de 5 nm et un oxyde de contrle de 3,5 nm daprs [White97]. (c) : Saturation des caractristiques deffacement en fonction de la tension applique sur la grille daprs [Steimle07]. (d) : Rtention dune mmoire SONOS 85C avant et aprs endurance : aprs 107 cycles dcriture/effacement et 10 ans, la fentre de programmation nest plus que de 0,5V daprs [Bu02].

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 35 -

    empilement ONO

    Source DrainIsolationIsolation

    Grille de contrle

    Canal

    (a) (b)

    Source Drain Tension de seuil relative (V)

    Lo

    g(n

    om

    bre

    de

    bit

    s)

    (c) (d)

    Fig. I-24 : Schma (a) et coupe TEM (b) dune cellule NROM le long du canal. Reprsentation schmatique du stockage de 4 bits par cellule (c) et distributions de la tension de seuil mesures sur un produit 4 bits/cellule (nud technologique 130 nm) [Eitan05].

    Nous avons vu les deux principales structures de base utilisant le nitrure comme

    couche de stockage. Toutefois, une autre structure mmoire base de nitrure dveloppe

    rcemment pour des applications NAND haute densit mrite galement dtre cite : cest la

    cellule TANOS (TaN/AlO/Nitrure/Oxyde/Silicium) (Fig. I-25(a)) [Kim07]. Cette structure est une amlioration de la mmoire SONOS, avec une grille mtallique en TaN et un

    dilectrique de contrle high-k en AlO. La bonne stabilit thermique de ces deux

    matriaux et le travail de sortie de la grille relativement lev (~4,8 V) permettent damliorer

    le temps deffacement par rapport une mmoire de type SONOS en rduisant le phnomne

    dinjection dlectrons depuis la grille de contrle. Samsung a prsent en 2006 une mmoire

    NAND TANOS (SiO2 4 nm, SiN LPCVD 7 nm, Al2O3 ALCVD 15 nm, TaN 17 nm) de 32 Gb

    multi-niveaux avec une technologie 40 nm [Park06]. Une fentre de programmation de 3 V est obtenue avec une criture et un effacement (en mode Fowler-Nordheim) de

    respectivement 100 s 17 V et 10 ms -19 V (Fig. I-25(b)). Les mmoires de type TANOS pourraient remplacer les mmoires grille flottante partir du noeud technologique 30 nm car

    leurs dimensions sont plus faciles rduire. Cependant, des recherches sont ncessaires afin

    damliorer les problmes de rtention et la difficult effacer qui subsistent encore.

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 36 -

    Nitrure

    TaN

    Oxyde

    Si

    DrainSource

    Al2O3

    Temps (s)

    AlO avanc

    AlOconventionnel

    (a) (b) Fig. I-25 : (a) Schmas de la structure mmoire TANOS. (b) : Dynamiques deffacement de cellules TANOS en fonction de loptimisation de la couche dAlO [Park06].

    I.6.1.2 Les mmoires nanocristaux de silicium

    Le second type de mmoires sites de stockage discrets sont les mmoires

    nanocristaux de silicium (Si-NCs). Le principe est similaire celui des mmoires grille

    flottante, la diffrence que ce sont des nanocristaux de silicium qui constituent la couche de

    pigeage. Si les nanocristaux sont suffisamment espacs, il ny a pas de conduction latrale

    entre eux. Il existe plusieurs mthodes dlaboration qui sont dtailles au chapitre II. Lune

    dentre elles, le dpt LPCVD (Low Pressure Vapor Deposition) en deux tapes permet un

    bon contrle de la taille et de la densit des Si-NCs (Fig. I-32). Les cellules sont programmes soit par porteurs chauds, soit par Fowler-Nordheim, selon les

    applications vises.

    Les mmoires Si-NCs ont t prsentes pour la premire fois en 1995 par [Tiwari95] avec comme objectif de rpondre aux applications de types DRAM volatiles et lavantage de

    navoir quun seul transistor par cellule. Par la suite, dautres groupes ont mis en vidence

    lintrt dutiliser les nanocristaux pour les mmoires non-volatiles. Des matrices de 4 Mb

    bases sur cette technologie ont t dmontres [Muralidhar03]. La socit Freescale a annonc fin novembre 2005, quelle avait russi intgrer cette solution sous la forme dune

    matrice 24 Mb.

    Ces dispositifs apportent de nombreux avantages.

    Elles sont tout dabord plus robustes aux dfauts du dilectrique tunnel, ce qui permet

    de rduire loxyde tunnel jusqu environ 5 nm dpaisseur (par rapport aux 7-8 nm dans le

    cas de la grille flottante continue) tout en garantissant 10 annes de rtention, ce qui rend

    possible une rduction des tensions de fonctionnement.

    Ensuite, ces dispositifs prsentent une bonne rtention haute temprature, tant

    donn que la perte de charges stockes dans la bande de conduction des Si-NCs nest pas

    active thermiquement.

    Le fait que les nanocristaux soient physiquement isols les uns des autres, permet de

    stocker des charges dans des sites spars (ct drain et ct source), ce qui donne lieu au

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 37 -

    stockage de deux bits par cellule. De plus, comme lisolant entre nanocristaux est du SiO2, la

    migration de charges entre sites de pigeage est fortement rduite par rapport au cas dune

    couche en nitrure.

    Le caractre discret de la couche de stockage et le diamtre des nanocristaux (

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 38 -

    Lcriture est ralise en porteurs chauds et leffacement en Fowler-Nordheim. Une fentre de

    programmation de 3 V peut tre obtenue avec des tensions relativement faibles. Cependant,

    lendurance montre une augmentation de la tension de seuil denviron 1 V aprs 100K cycles

    pour les tats crit et effac, ce qui traduit un pigeage parasite dans loxyde de contrle et

    une dgradation de la pente sous le seuil Fig. I-26(b). Loptimisation des dilectriques est donc trs importante.

    En ce qui concerne lintgration des Si-NCs avec un procd CMOS, il est indiqu

    quil est possible de rduire le nombre de masques additionnels par rapport un procd grille

    flottante standard (Fig. I-27(a)). Les distributions crites et effaces de la matrice 4 Mb sont prsentes dans la Fig. I-27(b). La fentre de programmation est de 3 V, et on peut voir que les distributions sont assez troites (entre 1,2 et 1,8 V). Toutefois, les conditions de

    programmation et lutilisation ou non dalgorithmes dcriture/effacement ne sont pas

    prcises.

    V

    th [V

    ]

    Temps (sec.)

    de dure de programmation

    deffacement

    Nombre de cycles

    Ten

    sio

    n d

    e se

    uil

    (V)

    Ecriture porteurs chauds

    Effacement Fowler-Nordheim

    (a) (b)

    Fig. I-26: (a) : Dynamiques dcriture en porteurs chauds et deffacement en Fowler-Nordheim de la cellule Si-NCs. (b) : Courbes dendurance dune cellule : les Vth crits et effacs augmentent sans fermeture de la fentre [Muralidhar03].

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 39 -

    Oxyde tunnel

    Ajout de masque

    S/D et backend

    Implants LDD DGO

    Implants LDD haute tension

    Gravure de lempilement de grille priphrie

    Implant drain mmoire

    Implant halo source mmoire

    Gravure de lempilement de grille mmoire

    Dpt grille de contrle

    Oxyde basse tension

    Oxydation/gravure DGO

    Oxydation/gravure haute tension

    Implants DGO

    Implants basse tension

    Gravure ONO/nanocristaux

    Gravure grille flottante

    Implant mmoire

    Implants haute tension

    Isolation

    Etape du procd de fabrication

    Logique

    +11

    2 masques

    1 masque

    1 masque

    1 masque

    1 masque

    1 masque

    1 masque

    1 masque

    2 masques

    Grille flottante

    +4

    1 masque

    1 masque

    1 masque

    1 masque

    Nanocristaux

    Oxyde tunnel

    Ajout de masque

    S/D et backend

    Implants LDD DGO

    Implants LDD haute tension

    Gravure de lempilement de grille priphrie

    Implant drain mmoire

    Implant halo source mmoire

    Gravure de lempilement de grille mmoire

    Dpt grille de contrle

    Oxyde basse tension

    Oxydation/gravure DGO

    Oxydation/gravure haute tension

    Implants DGO

    Implants basse tension

    Gravure ONO/nanocristaux

    Gravure grille flottante

    Implant mmoire

    Implants haute tension

    Isolation

    Etape du procd de fabrication

    Logique

    +11

    2 masques

    1 masque

    1 masque

    1 masque

    1 masque

    1 masque

    1 masque

    1 masque

    2 masques

    Grille flottante

    +4

    1 masque

    1 masque

    1 masque

    1 masque

    Nanocristaux

    (a)

    1,2V

    Tension de seuil (V)

    No

    mb

    re d

    e b

    its

    Effacement Ecriture

    1,8V

    3V

    (b)

    Fig. I-27 : (a) : Masques supplmentaires dun procd de fabrication dune mmoire non volatile standard et Si-NCs par rapport un procd CMOS. (b) : Distribution crite et efface de la matrice 4 Mb. [Muralidhar03].

    Comme nous lavons expliqu prcdemment, la qualit du dilectrique de contrle est

    trs importante pour la fiabilit de la cellule. Cest pourquoi Freescale a ralis un comparatif

    entre deux dilectriques de contrle : ONO et HTO [Steimle04]. Les mmoires Flash standard actuelles utilisent lONO, car le nitrure constitue une barrire loxydation trs

    efficace et les fuites travers cet empilement sont moins importantes quavec un HTO.

    Lutilisation dun ONO simplifie donc lintgration des Si-NCs, car elle empche loxydation

    des Si-NCs au cours de la croissance des oxydes de grille de la priphrie CMOS. Ainsi, la

    partie mmoire peut tre ralise indiffremment avant ou aprs la priphrie. Par contre,

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 40 -

    linconvnient est quun pigeage parasite et irrversible dlectrons peut avoir lieu dans le

    nitrure lors de lcriture. Cest ce qui est montr dans la Fig. I-29. Les caractristiques dendurance (Fig. I-29(a)-(b)) mettent en vidence la diffrence entre HTO et ONO : dans le cas du HTO, les tensions de seuil restent constantes jusqu 1000 cycles, puis elles

    augmentent ensuite cause du pigeage parasite dans les dilectriques. Dans le cas de lONO,

    les courbes montent continuellement, traduisant un pigeage des lectrons dans le nitrure

    pendant lcriture qui ne se dpigent pas lors de leffacement. Les Fig. I-29 (c) et (d) montrent les caractristiques de rtention diffrentes tempratures pour les deux

    dilectriques. Alors que le HTO prsente une trs bonne rtention, lONO montre des

    caractristiques typiques des mmoires nitrure, cest dire une perte de charge qui

    saggrave avec la temprature, ce qui dmontre encore une fois quune partie de la charge est

    injecte dans la couche de nitrure. Il a galement t tabli que ce pigeage irrversible

    induisait des distributions crites et effaces de lONO plus larges que celles du HTO (Fig. I-29(a)-(b)).

    HTO ONO

    Etat crit

    Etat effac

    Nombre de cycles

    Etat crit

    Etat effac

    Nombre de cycles

    Vt

    (V)

    (a) (b)

    25C85C150C

    Vth

    (V)

    1

    4

    3,5

    3

    2,5

    2

    1,5

    Temps (heures)10-2 10-1 1 103101 102

    Temps (heures)

    Vth

    (V)

    25C

    150C85C

    250C

    10-2

    10-110-1 1 103101 102 104

    2,5

    5,5

    5

    4,5

    4

    3,5

    3

    Temps (heures)

    Vth

    (V)

    25C

    150C85C

    250C

    10-2

    10-110-1 1 103101 102 104

    2,5

    5,5

    5

    4,5

    4

    3,5

    3

    (c) (d)

    Fig. I-28 : Courbes dendurance dune cellule avec HTO (a) et ONO (b). Caractristiques de rtention diffrentes tempratures 25C, 85C, 150C et 250C pour une cellule avec HTO (c) et ONO (d). [Steimle04].

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 41 -

    0,8 V 1,1 V

    Vth (V)

    No

    mb

    re d

    e b

    its

    No

    mb

    re d

    e b

    its

    Vth (V)

    1,2 V 1,8 V

    (a) (b)

    Fig. I-29 : Distributions crite et efface dun secteur de 512 Kb avec HTO (a) et ONO (b). [Steimle04].

    Des tudes sur linfluence de la densit et de la taille des Si-NCs sur les

    caractristiques des cellules et des matrices ont galement t prsentes [Rao05] [Gasquet06]. On peut voir des images MEB des nanocristaux de diffrentes tailles et densits sur la Fig. I-30 (a). Sur les trois chantillons, deux ont environ la mme densit et un diamtre diffrent (1.1012/cm 36 et 8.1011/cm 62 ), c'est--dire deux taux de couverture

    diffrents. Deux autres ont le mme taux de couverture et des diamtres et des densits

    diffrentes (8.1011/cm 62 et 2.1011/cm 120 ). Les Fig. I-30 (b)-(c) montrent que le taux de couverture des Si-NCs a une influence sur la vitesse dcriture et deffacement et sur le

    niveau de saturation de lcriture. Plus le taux de couverture est faible, plus le niveau de

    tension en saturation en criture est bas et plus lcriture est lente. Par contre, avec un taux de

    couverture faible, leffacement est plus rapide.

    Des mesures de rtention 200C ont t ralises sur une matrice 4 Mb pour

    diffrentes tailles de Si-NCs (en fait, un taux de couverture des Si-NCs croissant) avec un

    oxyde tunnel de 5 nm et un HTO de 10 nm. (Fig. I-30 (d)). A noter que les nanocristaux ont t passivs sous NO. La Fig. I-30 (e) ne montre pas dinfluence de la taille des Si-NCs sur la rtention des donnes. Quant la largeur des distributions crites et effaces, on observe une

    augmentation de la distribution crite lorsque le diamtre des Si-NCs augmente, surtout

    partir de 7 nm. La distribution efface slargit galement, mais de faon moins importante

    (Fig. I-30 (f)-(g)). Enfin, concernant lendurance, une lgre amlioration est obtenue avec les Si-NCs les plus gros (Fig. I-30 (h)). On note tout de mme une augmentation importante du Vth (entre 1,5 et 2 V).

  • Chapitre I : Introduction : Les mmoires non-volatiles base de silicium

    - 42 -

    1e12/cm36A

    8e11/cm62A

    2e11/cm120A

    Temps (s) Temps (s) (a) (b) (c)

    Echantillon

    Oxyde tunnelDensit nanocristauxDiamtre nanocristauxOxyde contrle

    Temps (heures)

    Etat crit

    Etat effac

    Vt

    (V)

    (d) (e)

    Lar

    geu

    r d

    e la

    dis

    trib

    uti

    on

    cr

    ite

    (V)

    Diamtre des nanocristaux ()

    Lar

    geu

    r de

    la d

    istr

    ibut

    ion

    eff

    ace

    (V

    )

    Diamtre des nanocristaux () (f) (g)

    Var

    iati

    on

    du

    Vt

    (V)

    (h)

    Fig. I-30 : (a) : Images MEB de Si-NCs dposs sur SiO2 avec trois conditions diffrentes : 1E12 cm-2 et 3,6

    nm ; 8E11 cm-2 et 6,2 nm ; 2E11 cm-2 et 12 nm. (b) et (c) : Dynamiques dcriture sur cellule en porteurs chauds et deffacement en Fowler-Nordheim (par loxyde de contrle) pour les trois conditions de taille et densit des Si-NCs de (a). (d) : Tableau descriptif des quatre chantillons utiliss pour les mesures (e), (f), (g). (e) : Rtention 200C sur ltat crit et effac sur une matrice 4 Mb (8 secteurs de 512 Kb). Le graphique reprsente