imortant ttl kolo objasnjenje

Digitalna mikroelektronika

Z. Prijic

Elektronski fakultet NišKatedra za mikroelektroniku

Predavanja 2007.

Z. Prijic Digitalna mikroelektronika

CMOS i TTL kolaCMOS logicka kola

TTL logicka kola

Deo I

Tehnologije logickih kola



TTL logicka kola


1 CMOS i TTL kola

2 CMOS logicka kola

3 TTL logicka kola



TTL logicka kola


CMOS (Complementary MOS)DTL (Diode-Transistor Logic)TTL (Transistor-Transistor Logic)STTL (Schottky TTL)ECL (Emitter-Coupled Logic)BiCMOS (Bipolar-CMOS)



TTL logicka kola

Logicki nivoi CMOS kola

CMOS logicka kola se proizvode u verzijama sa sledecimnaponima napajanja:

5V3,3V2,5V1,2V



TTL logicka kola

Logicki nivoi 5V CMOS kola

0

1,5

3,5

5,0

VIL

VIH

VOH

VOL 0

0,33

4,4

5,0



TTL logicka kola

Logicki nivoi 3,3V CMOS kola

0

0,8

2,0

3,3

VIL

VIH

VOH

VOL 0

0,4

2,4

3,3



TTL logicka kola

Logicki nivoi TTL kola

0

0,8

2,0

5,0

VIL

VIH

VOH

VOL 0

0,4

2,4

5,0



TTL logicka kola

Margine šuma

5V CMOS:NMH = 4, 4− 3, 5 = 0, 9V

NML = 1, 5− 0, 33 = 1, 17V

TTL:NMH = 2, 4− 2, 5 = 0, 4V

NML = 0, 8− 0, 4 = 0, 4V



TTL logicka kola

Zavisnost disipacije snage od ucestanosti

CMOS

TTL

P

f



TTL logicka kola

Fan-outBroj opteretnih kola koja se mogu vezati na izlaz pobudnog kola bez narušavanjanjegovih performansi

(Driving gate)

(Loading gates)

Pobudno kolo

Opteretna kola



TTL logicka kola

Opterecenje CMOS logickih kola

VDD

HI

Icharge

LO

Idischarge



TTL logicka kola

Opterecenje TTL logickih kola

VCC

HI

Isourcing

LO

Isinking

VCC



TTL logicka kola


VCC

HII



TTL logicka kola


LO

I

VCC

VCC



TTL logicka kola

CMOS invertor

VDD

A XQ1

Q2



TTL logicka kola

CMOS NI kolo

VDD

A

X

Q2

Q4

B

Q1

Q3



TTL logicka kola

CMOS NI koloTablica istinitosti

A B Q1 Q2 Q3 Q4 X

L L S S C C HL H S C C S HH L C S S C HH H C C S S L

S - tranzistor je u zasicenju (Saturation)C - tranzistor je u zakocenju (Cut-off )



TTL logicka kola

CMOS NILI kolo

VDD

A

X

Q2

Q4

B

Q1

Q3



TTL logicka kola

CMOS NILI koloTablica istinitosti

A B Q1 Q2 Q3 Q4 X

L L S S C C HL H S C C S LH L C S S C LH H C C S S L

S - tranzistor je u zasicenju (Saturation)C - tranzistor je u zakocenju (Cut-off )



TTL logicka kola

CMOS logicka kolaOtvoreni drejn se povezuje sa napajanjem preko pull-up otpornika

VDD

OstatakCMOSkola

CMOS kolo

RP



TTL logicka kola

CMOS logicka kola sa tri stanja (Tristate CMOS)Trece stanje na izlazu je stanje visoke impedanse (High-Z )

HI

LO(enable)

LO LO

LO(enable)

HI

X

HI(disable)

OPEN

don't care



TTL logicka kola

CMOS invertor sa tri stanjaKada je ulaz Enable u HIGH stanju oba tranzistora su iskljucena i izlaz je u High-Zstanju.

VDD

Enable

Input

Output



TTL logicka kola

CMOS logicka kolaPovezivanje neiskorišcenih ulaza

VDD



TTL logicka kola

TTL logicka kolaDTL NI kolo

VCC

RC

Q0

RB

D1

D2

DA

DB

viB

viA

R1

voX

vB

v1



TTL logicka kola

DTL NI koloPrincip rada

Vγ 0,7V Napon provodenja diodeVBE(on) 0,7V Napon provodenja spoja baza-emitorVBE(sat) 0,8V Za tranzistor u zasicenjuVCE(sat) 0,1V Za tranzistor u zasicenju

Kada su viA i viB na nivou logicke nule, diode DA i DB su direktnopolarisane preko otpornika R1 i izvora VCC. Ako jeviA = viB =0,1V, tada je v1 =0,8V. Diode D1 i D2 ne vode jer, dabi vodile, napon vB treba da bude -0,6V, što nije moguce u kolu.Pošto je vB = 0, tranzistor Q0 je zakocen, pa je na izlazu logickajedinica, tj. napon VCC.



TTL logicka kola

DTL NI koloPrincip rada

Kada su viA i viB na nivou jedinice (VCC), diode DA i DB ne vode.Diode D1 i D2 su direktno polarisane preko otpornika R1 i izvoraVCC. Tranzistor Q0 je u zasicenju (što se podešava otpornikomRC), pa je na izlazu logicka nula, tj. napon VCE(sat).

Otpornik RB naziva se pull-down otpornik i služi da ubrzaprelazak tranzistora iz zasicenja u zakocenje, odvodenjemnagomilanih manjinskih nosilaca iz baze. Ovaj otpornikobezbeduje provodni put za inverznu struju baze. Nedostatak ješto, kada tranzistor vodi, ovaj otpornik smanjuje struju baze.



TTL logicka kola

TTL invertorPrincip rada

R1

D1

Q1

Q3

Q4

Q2

R4

R2

R3

HIGH LOW

D2

VCC

zak.

zas.

zas.

inv. pol. dir. pol.



TTL logicka kola


Kada je ulaz na nivou logicke jedinice, spoj BE tranzistora Q1 jeinverzno polarisan, a spoj BC je direktno polarisan. Struja tecepreko otpornika R1 i spoja BC tranzistora Q1 u bazu tranzistoraQ2, vodeci ga u zasicenje. Time je ukljucen tranzistor Q3, pa jena izlazu logicka nula. U isto vreme, napon na kolektorutranzistora Q2 je dovoljno nizak da tranzistor Q4 bude uzakocenju.

Dioda D1 služi da spreci pojavu naponskih premašenja prilikompromena napona na ulazu i itme štiti tranzistor Q1. Dioda D2obezbeduje da tranzistor Q2 bude iskljucen.



TTL logicka kola


R1

D1

Q1

Q3

Q4

Q2

R4

R2

R3

LOW HIGH

D2

VCC

zas.

zak.

zak.



TTL logicka kola


Kada je ulaz na nivou logicke nule, spoj BE tranzistora Q1 jedirektno polarisan, a spoj BC je inverzno polarisan. Struja tecepreko otpornika R1 i spoja BE tranzistora Q1 prema ulazu, takoda je tranzistor Q2 zakocen. Time je zakocen i tranzistor Q3.Napon na kolektoru tranzistora Q2 je dovoljno visok datranzistor Q4 bude u zasicenju, pa je na izlazu logicka jedinica.



TTL logicka kola

TTL logicka kolaTranzistor sa više emitora

n

n+ n+ n+ n+

E1

E2

E3

B C



TTL logicka kola

TTL logicka kolaTranzistor sa više emitora

E1

E2

E3

B

C

CB

E1

E2

E3



TTL logicka kola

TTL NI kolo

R1

D1

Q1

Q3

Q4

Q2

R4

R2

R3

A

XD3

VCC

D2

B



TTL logicka kola

TTL invertorKolo sa otvorenim kolektorom

R1

D1

Q1

Q3

Q2

R4

R2

IN

OUT

VCC



TTL logicka kola

TTL invertorKolo sa eksternim pull-up otpornikom

R1

D1

Q1

Q3

Q2

R4

R2

IN

OUT

VCC

R

Eksterno



TTL logicka kola

TTL negativno-I kolo u konfiguraciji otvorenogkolektora

RP

VCC

X=ABCD

A

B

C

D



TTL logicka kola

TTL - LED

A

B

RL

D

VCC

HI

HI

RL

D

VCC

LO

HI

X

RL

D

VCC

HI



TTL logicka kola

TTL invertor sa tri stanja

R1

Q1

Q5

Q4

Q3

R4

R2

R3

Input

OutputD2

VCC

EnableQ2

D1

R2



TTL logicka kola

TTL invertor sa tri stanja

Kada je na Enable ulazu logicka nula, tranzistor Q2 je zakocen ikolo radi kao standardni TTL invertor. Kada je na Enable ulazulogicka jedinica, tranzistor Q2 vodi, pa je na drugom emitorutranzistora Q1 nizak naponski nivo, što direktno polariše dioduD1, preko koje se iskljucuje tranzistor Q4. U tom slucaju suiskljuceni i tranzistori Q3 i Q5, pa je izlaz u stanju visokeimpedanse.



TTL logicka kola

Schottky TTL NI koloSchottky tranzistori omogucavaju brzo odvodenje nagomilanih manjinskih nosilaca izbaze

R1

D1

Q1

Q5

Q6

Q2

R5

R2

R3

A

X

VCC

D2

B

R6

Q4

Q3

R4



TTL logicka kola

TTL logicka kolaPovezivanje neiskorišcenih ulaza

1k

+5V


imortant ttl kolo objasnjenje

Documents