hội thảo thiết kế vi mạch - semicon
DESCRIPTION
Hội Thảo Thiết Kế Vi Mạch - SemiconTRANSCRIPT
SEMICON Solutions
Hội Thảo Giới Thiệu
THIẾT KẾ VI MẠCH
TRUNG TÂM ĐÀO TẠO VI MẠCH SEMICON
08/12/2013
Factory Video in Intel
CMOS Fabrication
Board Design Video
LAYOUT VLSI VIDEO
Reference Video
Nội Dung
Giới Thiệu về IC và cơ hội việc làm
Sơ lược quy trình thiết kế IC
Sơ lược về ngôn ngữ Verilog
Sơ lược về môi trường kiểm tra chip
Sơ lược về quy trình kiểm tra Thiết Kế
Chương trình đào tạo
Chương trình học – Basic IC Design Course
Thiết kế IC
(Asic Team)
Software Team
viết driver, …
OS Windows/linux
Thiết kế bo mạch test
chip (Board Design)
Kiểm tra chip mẫu
(Validation)
Sản xuất chip
Board test mẫu
RTL Design & Integration
Lập trình test chip
Viết driver, chương trình ứng dụng cho
customer nối đến OS Windows or Linux, …
Giới Thiệu Về Thiết Kế IC
Thiết Kế Vi Mạch: IC Design
IC - Integrated Circuit – Mạch Tích Hợp Thiết Kế ASIC
Application Specific Integrated Circuit
Thiết Kế FPGA
Field Programmable Gate Array
Các bạn cùng tìm hiểu về tình hình vi mạch tại Việt Nam ra sao?
Thung Lũng Silicon
Các Công Ty Chip tại Việt Nam
ARRIVE Technology
(TCVN)
TMA Solutions
Signet Design Solutions
VSMC
Splendid JSC
GreyStones Technology
PSD AWAH JSC
SEMICON PROPRIETARY AND CONFIDENTIAL
SoC: System On Chip
Nhiệm vụ Thiết Kế Vi Mạch
ASIC
SEMICON PROPRIETARY AND CONFIDENTIAL
Architecture
Planning
Functional
Specification
Marketing & Engineering
RTL Design & Integration
Block level & SoC verification
Timing & Layout
Manufacture
Nhiệm vụ người thiết kế
Evolution of Microelectronics: the SoC Paradigm
Xu hướng nghành thiết kế IC
Các vị trí tuyển dụng cho lĩnh vực
vi mạch
Kỹ sư thiết kế phần cứng (Hardware)
Front-end Designer
Architecture designer
RTL Designer
Verification
Synthesis
Static Timing Analysis
DFT (Design For Test)
Các vị trí tuyển dụng cho lĩnh vực
vi mạch
Kỹ sư thiết kế phần cứng (Hardware)
Back-end Designer
Floorplanning
Place& Routing
Layout
……
GIỚI THIỆU VỀ CẤU TRÚC IC
Cấu Trúc IC Cơ Bản
Cấu Trúc FPGA
IC Phức Tạp
Cấu Trúc Chip SEMICON
Quy Trình Thiết Kế IC
Quy Trình Thiết Kế IC (Front-end)
Basic Design
RTL Coding
RTL Check
Synthesis
Rule Check
DFT
RTL
Block design
Constraints
Netlist
Netlist with
test
Chip Design
Constraints
verification Check All dynamic functions
verification Check All static functions
verification Check All static functions
STA Static Timing Analysis
Quy Trình Thiết Kế IC (Back-end)
Place & Routing
verification Check All static functions
STA Static Timing Analysis
Layout Verification
Chip Design
Constraints
Netlist with
test
Art Work
Working sample
Evaluation
Manuafacturing
Testing
ATPG
Dynamic Functional verification
Netlist
postlayout
SDF
GDS II
FloorPlaning
Thời Gian – Nhân Lực
NGÔN NGỮ PHẦN CỨNG
(HDL)
(Hardware Description Language)
Ngôn Ngữ Mô Tả Phần Cứng
VHDL
VHSIC hardware description language
VHSIC: very-high-speed integrated circuit
Verilog
Chúng ta sẽ học kỹ ngôn ngữ này
Ứng Dụng Ngôn Ngữ Mô Tả Phần
Cứng
Level Mô tả
■ Behavior level (Mức hành vi)
■ RTL (Register Transfer level)
■ Gate level (Mức Cổng)
Function
(Chức năng)
Structure
(Cấu trúc)
hardware resource inaccurate cycle
inaccurate
hardware resource accurate cycle accurate
gate level structure accurate cycle accurate
Ví Dụ Về Mạch Tổ Hợp
(Combination Circuit)
Mô Tả Mạch Tổ Hợp Bằng Verilog
module module_name (port_name, port_name, ... );
module body
endmodule
{
Input
Ports
a
b
c
x
y
z
Output
Ports module_name
module_name (x,y,z,a,b,c); // Output port definitions
output x; output y; output z; // Input port definitions input a; input b; input c; …… module body … endmodule
Port List
Mạch Tuần Tự - Máy Trạng Thái
Mô Tả Mạch Tuần Tự Bằng Verilog
MÔI TRƯỜNG MÔ PHỎNG
Cấu Trúc Môi Trường Mô Phỏng
DUT(design under test)
(Thiết kế cần kiểm tra
testbench
(Testcase)
Mẫu
Kiểm
Tra
Kiểm tra
(So
sánh
Với
mong
đợi)
Simulation Environment (MÔi TRƯỜNG MÔ PHỎNG)
Phần Minh Họa
Mời các bạn xem một môi trường mô phỏng
chạy như thế nào?
Tools Dùng Để Chạy Mô Phỏng
ModelSim của Mentor Graphics
Questa Sim của Mentor Graphics
Dùng ModelSim
Giao Diện ModelSim
Mô Phỏng Dùng ModelSim
Dùng QuestaSim
Giao Diện QuestaSim
Mô Phỏng Dùng QuestaSim
TỔNG HỢP THÀNH MỨC CỔNG
Tổng Hợp – Logic Synthesis
Floor Plan
Layout
Khi Layout, timing Không Tốt
Tạo File SDF from GDSII
Packaging
Packaging
Sản Xuất CHIP
Chương Trình Đào Tạo
Sơ Cấp
Học quy trình Thiết Kế chi tiết của Front-End
Thiết Kế mạch số nhỏ
Thiết Kế mạch số trung bình (các IPs trong CHIP)
Học cách thiết kế, kiểm tra thiết kế, xây dựng môi trường test
trên Linux
Trung Cấp
Học quy trình Thiết Kế chi tiết của SOC
Thiết Kế các IPs trong real CHIP
Thiết Kế mạch số lớn (INTC và BSC của CHIP)
Học cách thiết kế, kiểm tra thiết kế, xây dựng môi trường test
Chương Trình Học – Sơ Cấp
Thời gian khóa học: 3 tháng (12 tuần) chia làm 7 phần Phần I: Quy trình sản xuất IC và học Tools mô phỏng (1 tuần)
Phần II: Ôn lại mạch số và thiết kế mạch số (1 tuần)
Phần III: Ngôn ngữ mô tả phần cứng Verilog (2 tuần)
Phần IV: Mô tả Thiết Kế Số bằng Verilog HDL (2 tuần)
Phần V: Xây dựng môi trường kiểm tra Thiết Kế (3 tuần)
Phần VI: Nghiên cứu IPs và thuyết trình báo cáo (1 tuần)
Phần VII: Sử dụng môi trường để kiểm tra thiết kế (2 tuần)
Hoàn thành toàn bộ bài tập, Semicon sẽ kiểm tra “Thư mục bài tập” học viên quyết định cấp giấy chứng nhận hay không?
Chương Trình Học – Trung Cấp
Thời gian khóa học: 3 tháng (12 tuần) chia làm
5 phần Quy trình thiết kế hệ thống chip (SOC) (1 tuần)
Thiết kế Bus Platform và Bus Bridge (BSC) (3 tuần)
Thiết kế khối điều khiển ngắt (INTC) trong VĐK (3 tuần)
Thiết kế hệ thống SoC: CPU model, INTC, BSC, PWM (khóa cơ
bản), TMR (khóa cơ bản) (3 tuần)
Xây dựng môi trường kiểm tra hệ thống SoC (2 tuần)
Hoàn thành toàn bộ bài tập, Semicon sẽ kiểm tra “Thư mục bài tập” học viên
quyết định cấp giấy chứng nhận hay không?
Quang cảnh học lý thuyết
Quang cảnh thực hành tại
SEMICON
Quang cảnh thực hành tại
SEMICON
Hình ảnh học viên làm bài thuyết
trình IPs tại SEMICON
Hỗ trợ sinh viên thực tập tại Trung
Tâm
Đó là tóm tắt nội dung qua
Khóa THIẾT KẾ VI MẠCH CƠ BẢN
các Anh/Chị sẽ được học.
Câu Hỏi & Trả Lời