Upload File

ethernet on fpga

22
Шевчук Иван, НТЦ Метротек специально для linkmeup.ru Обрабатываем Ethernet без потерь 1

Upload: eucariot

Post on 16-Jul-2015

47.892 views

Category:

Technology


9 download

Report

TRANSCRIPT

Page 1: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Обрабатываем Ethernet

без потерь

1

Page 2: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

План

● Интегральные схемы

● ASIC и FPGA

● Подключение Ethernet к ИС

● Фильтрация и обработка 100G без потерь

2

Page 3: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Интегральные схемы

● Транзисторыo Сумматоры, компараторы, мультиплексоры

o Триггеры, счетчики, блоки памяти

● Схема - это “программа”

● Hardware Description Language (HDL):o VHDL

o Verilog/SystemVerilog

3

Page 4: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Возможности ИС

● Параллельность

● Независимость

● Предсказуемость

● Свободаo В архитектуре

o В периферии

OpenSPARC

4

Page 5: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Виды ИС

● ASIC (application-specific integrated circuit)

● FPGA (field-programmable gate array)o ЦОС

Обработка видео

Радары, радиолокация

o Сети связи

Wireline (Ethernet, OTN)

Wireless (3G, 4G, LTE)

o Высокопроизводительные вычисления

o Автомобильная промышленность

5

Page 6: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Архитектура FPGA (на примере Altera Stratix V)

6

Page 7: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

ASIC vs FPGA

7

ASIC FPGA

Себестоимость чипа Маленькая Большая

Производительность Большая Средняя

Реконфигурация Очень сложно Просто

Капиталовложения Большие Небольшие

Сложность

разработки

Высокая Средняя

Time-to-market Большое Среднее

Page 8: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Cisco Catalyst 6880-X Baseboard

8

Page 9: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Подключение Ethernet:

общие принципы

9

Page 10: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

1G Ethernet

10

Page 11: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

10G Ethernet

11

Page 12: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

100G Ethernet

12

Page 13: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Streaming Interface

13

Page 14: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Metrotek B100

14

● 100G

● 40G

● 10 x 10G

● FPGA (Altera Stratix V)

● COM Express (Intel Core i7)

Page 15: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru 15

Page 16: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru 16

Page 17: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru 17

Page 18: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Фильтрация и балансировка

● 1000 правил MAC/VLAN/MPLS/IP/Ports

● Входной интерфейс - 100G

● Балансировка на 10x10G

● Без потерь на 100% нагрузке

18

Page 19: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Сложности

● 100G line rate:o 64 байт - 148.8 Mpps

o 1518 байт - 8.1 Mpps

● Пакет приходит в худшем случае в

среднем каждые 6.72 ns: при частоте 315

МГц это чуть более двух тактов

19

Page 20: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru 20

Page 21: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Решение

● Отказ от внешней памяти: используем

только то, что находится внутри FPGA

● Системы парсинга, фильтрации,

коммутации сделаны конвейером

21

Page 22: Ethernet on fpga

Шевчук Иван, НТЦ Метротек специально для linkmeup.ru

Полезная литература

● http://www.altera.com

● http://www.cisco.com/c/en/us/products/collateral/switches/catalyst-

6880-x-switch/white_paper_c11-728540.pdf

● IEEE 802.3

● http://habrahabr.ru/post/234369/

● http://www.intel.ru/content/www/ru/ru/switch-silicon/ethernet-switch-

fm5000-fm6000-datasheet.html

22

http://www.altera.com/
http://www.cisco.com/c/en/us/products/collateral/switches/catalyst-6880-x-switch/white_paper_c11-728540.pdf
http://habrahabr.ru/post/234369/
http://www.intel.ru/content/www/ru/ru/switch-silicon/ethernet-switch-fm5000-fm6000-datasheet.html

H-tile Hard IP for Ethernet Intel® Stratix® 10 FPGA IP Design … · 2020. 8. 10. · 1. Quick Start Guide. The H-Tile Hard IP for Ethernet Intel ® FPGA IP core provides a simulation

Intel FPGA Triple-Speed Ethernet IP Core User Guide FPGA Triple-Speed Ethernet IP Core User Guide Archives on page 180 Provides a list of user guides for previous versions of the Intel

Interfacing an external Ethernet MAC/PHY to a MicroBlaze ...19744/FULLTEXT01.pdf · Interfacing an external Ethernet MAC/PHY to a MicroBlaze system on a Virtex-II FPGA Master’s

Pdp11 on-fpga

Low Latency Ethernet 10G MAC Intel® Stratix® 10 FPGA IP ... · 1. Quick Start Guide. The Low Latency 10G Ethernet (LL 10GbE) MAC Intel ® FPGA IP core for Intel Stratix 10 devices

Intel Cyclone 10 LP FPGA Triple- Speed Ethernet and On-Board … · 2020-08-01 · Intel® Cyclone 10 LP FPGA Triple-Speed Ethernet and Intel On-Board PHY Chip Reference Design 2018.09.18

Single-Port Triple-Speed Ethernet and On-Board PHY … System FPGA 88E1111 PHY External Ethernet Packet Generator USR_LED4 USR_LED5 RX TX USR_LED2 USR_LED3 scr led_link led_disp_err

FPGA Application on DAQ

AN 830: Intel FPGA Triple-Speed Ethernet and On …...1. Intel ® FPGA Triple-Speed Ethernet and On-Board PHY Chip Reference Design for Intel ® Stratix ® 10 Devices The Intel ®

BEAST on FPGA

25G Ethernet Intel® Stratix® 10 FPGA IP Design Example

Implementation of Ethernet, Aurora and their Integrated module … · 2017-08-14 · Ethernet, Aurora and Integration of Ethernet and Custom Aurora IP core are performed on the FPGA

UDP, Ethernet & Implementation in FPGA Andreas Kugel… · Application Specific Computing Reconfigurable and Embedded Systems UDP, Ethernet & Implementation in FPGA Andreas Kugel…

Intel FPGA Low Latency Ethernet 10G MAC Design ... FPGA Low Latency Ethernet 10G MAC Design Example User Guide for Intel Arria 10 Devices Updated for Intel ® Quartus Prime Design

25G Ethernet Intel® Arria® 10 FPGA IP User Guide · 25G Ethernet Intel® Arria ® 10 FPGA IP User Guide Updated for Intel ® Quartus Prime Design Suite: 20.3 IP Version: 19.4.0

Low Latency Ethernet 10G MAC Intel® FPGA IP …• Low Latency Ethernet 10G MAC Intel Stratix 10 FPGA IP Design Example User Guide Guide Send Feedback Guide Send Feedback latency

256 10 FPGA IP Core User Guide. UG-20085 | 2018.07.18 Low Latency 100G Ethernet Intel ® Stratix 10 FPGA IP Core User Guide

CNES feedback on the ATF280E FPGA and Space FPGA Designer

Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC …class.ece.iastate.edu/cpre583/MPs/MP2/v5_emac_gsg340.pdf · R Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC Wrapper v1.4 Getting Started

Triple-Speed Ethernet Intel® FPGA IP User Guide · 2020. 10. 14. · Triple-Speed Ethernet Intel® FPGA IP User Guide Updated for Intel ® Quartus Prime Design Suite: 19.2 IP Version:

Giga bit Ethernet TCP/IP solution for Xilinx FPGA · Xilinx Tri-ModeEMACsupported Giga bit Ethernet TCP/IP solution for Xilinx FPGA Features Gigabit Ethernet full bandwidth (1.0Gbps)

H-tile Hard IP for Ethernet Intel FPGA IP User Guide · H-tile Hard IP for Ethernet Intel FPGA IP User Guide Updated for Intel ® Quartus Prime Design Suite: 20.2 IP Version: 19.3.0

Low Latency E-Tile 40G Ethernet Intel® FPGA IP User Guide€¦ · Low Latency E-Tile 40G Ethernet Intel® FPGA IP User Guide Updated for Intel ® Quartus Prime Design Suite: 20.1

Low Latency 100G Ethernet Intel® Stratix® 10 FPGA IP Core User … · 2020-07-07 · Low Latency 100G Ethernet Intel® Stratix® 10 FPGA IP Core User Guide Updated for Intel ®

Final Presentation Fast Ethernet Card with FPGA Project num. 0622 Students: Alex Shpiner

Speedster22i HD1000 FPGA (DS005) · 10/40/100 Gigabit Ethernet MAC PCI Express Gen 1/2/3, ×1, ×4, ×8 with DMA engine ... 10G Ethernet MAC 24 40G Ethernet MAC 6 100G Ethernet MAC

FPGA implementation of Real-time Ethernet communication using

Low Latency 40G for ASIC Proto Ethernet Intel® FPGA IP User Guide · 2 days ago · Low Latency 40G for ASIC Proto Ethernet Intel® FPGA IP User Guide Updated for Intel ® Quartus

Intel FPGA Low Latency Ethernet 10G MAC Design Example ... · 1 Quick Start Guide ... Intel FPGA Low Latency Ethernet 10G MAC Design Example User Guide for Intel Stratix 10 Devices

FPGA Ethernet Platform for Communication, Debugging ... · Chapter 1 Introduction Most commercially available Field Programmable Gate Array (FPGA) development boards provide a relatively

Nexys A7 FPGA Board Reference Manual...Field Programmable Gate Array (FPGA) from Xilinx®. With its large, high-capacity FPGA, generous external memories, and collection of USB, Ethernet,

AN 830: Intel FPGA Triple-Speed Ethernet and On … Intel® FPGA Triple-Speed Ethernet and On-Board PHY Chip Reference Design ... qsys_top_0 1 Intel® FPGA Triple-Speed Ethernet

Real Time FPGA-Based Ethernet Control Communication for

Fpga Et Ethernet

Single-Port Triple-Speed Ethernet and On-Board … System FPGA 88E1111 PHY External Ethernet Tester M S src sink ... Single-Port Triple-Speed Ethernet and On-Board PHY Chip Reference