electronica i 2008 2009 electronica digital i 2008_2009_… · electronica i...

1

Electrónica I

© Jorge Guilherme 2008 #1

Electronica Digital

Electrónica I


Bibliografia:• Manuel de Medeiros Silva, "Circuitos com Transístore s Bipolares e

MOS", ed. F.C. Gulbenkian, 1999.• Sedra/Smith, Microelectronic Circuits, Oxford University Press, 1998.• Paul Gray, Paul J. Hurst, Stephen H. Lewis and Robert G. Meyer,

Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, 2001.

• Herbert Taub and Donald Shilling “ Digital Integrated Electronics”MacGraw-Hill 1977.

• Jacob Baker, CMOS Circuit Design, Layout and Simulation, John Wiley & Sons, 2005.

2

Electrónica I


Tecnologias e Famílias Lógicas

MOS Bipolar

Electrónica I


Inversor logico CMOS

( )2tGS

DDon

VVk

VR

−=

NMOSPMOSnp L

WL

Wkk

≈≈≈≈

⇒⇒⇒⇒<<<< 3

Inversor equilibrado

3

Electrónica I


(((( ))))PHLPLHP ttt ++++====21

Tempo de propagação

2

22

...

.21

.21

DDC

DDDDC

VCFWFP

VCVCW

========

++++==== Energia dissipada por ciclo

Potência dissipada

Funcionamento dinâmico

PtPDP .==== Produto atraso da gate

7.1

7.1

DD

PHL

DD

PLH

VL

WKn

Ct

VL

WKp

Ct

≈≈≈≈

≈≈≈≈

Electrónica I


“ 0 ” VOL

VIL

VIH

VOH“ 1 ”

Margem de ruido superiorVIH

VIL

Zona indefinida

"1"

"0"

VOH

VOL

NM H

NM L

Gate Output Gate Input

Zona indefinida

Margem de ruido inferior

Margem de ruido

OLILL

IHOHH

VVNM

VVNM

−−−−====−−−−====

4

Electrónica I


Foto do 1º transístor e 1º circuito integrado

Electrónica I


Primeiro Circuito Integrado

Bipolar logic1960’s

ECL 3-input GateMotorola 1966

5

Electrónica I


Implementação em circuito integrado

Electrónica I


Metalização:

6

Electrónica I


Electrónica I


7

Electrónica I


Moore’s Law16151413121110

9876543210

1959

1960

1961

1962

1963

1964

1965

1966

1967

1968

1969

1970

1971

1972

1973

1974

1975

LOG

2 O

F T

HE

NU

MB

ER

OF

CO

MP

ON

EN

TS

PE

R IN

TE

GR

AT

ED

FU

NC

TIO

N

Electronics, April 19, 1965.

�In 1965, Gordon Moore noted that the number of transistors on a chip doubled every 18 to 24 months. �He made a prediction that semiconductor technology will double its effectiveness every 18 months

Electrónica I


0.18 µm0.5 µmλ

2000 20021995

3 layers 7 layers 8 layers

120MHz 500MHz

0.12µm

1500 MHz

Devices

Interconnects

Frequency

2. Roadmap

8

Electrónica I


Technology Year Metal Supply (V) Oxide(A) Vt (V) ST technology

0.7µm 1988 2 5.0 200 0.7 Hcmos4

0.5µm 1992 3 3.3 120 0.6 Hcmos5

0.35µm 1994 5 3.3 75 0.5 Hcmos6

0.25µm 1996 6 2.5 65 0.45 Hcmos7

0.18µm 1999 7 1.9 50 0.40 Hcmos8

0.12µm 2001 8 1.5 40 0.30 Hcmos9

0.10µm 2003 8-9 1.0 35 0.25 Hcmos10

2. Roadmap

Electrónica I


1. Towards nano-scale

300mm wafers In a 300mm fab…

UMC taiwan

9

Electrónica I


Desenho de portas logicas CMOS

Pull-up

Pull-down

Electrónica I


NANDNOR

Porta complexa

10

Electrónica I


NAND 4 entradasNOR 4 entradas

Somas => paraleloProdutos => serie

Electrónica I


Pseudo NMOS

•Potência estática não nula•Menor número de transístores•Menor margem de ruído

NMOS com carga de reforço

NMOS com carga de deplecção

Funcionamento como resistencia

11

Electrónica I


Portas complexas com pseudo NMOS

Electrónica I


Portas de passagem

CMOS convencionais: interruptores comandados pelas entradas ligam saída a Vdd ou àmassa

CMOS com portas de passagem: interruptores comandados por algumas entradas, ligam saída a uma das restantes entradas.

Regra: Cada nó deve estar sempre ligado a uma entrada, ou a Vdd ou à massa.

12

Electrónica I


Restauração do nível Vdd de saídaPorta de passagem

Electrónica I


MultiplexerXOR

Interruptor CMOS

Funciona com sinais analógicos e digitais

13

Electrónica I


Lógica dinâmica

•Pré-carga: CL carrega com Vdd•Avaliação: CL fica carregado se Y=1; descarrega se Y=0

•No inicio da avaliação: Capacidades parasitas carregadas a partir de CL, VOH baixa

Electrónica I


Ligação em cadeia de portas dinâmicas-Na fase de avaliação CL2 descarrega devido ao atraso na descida de Y1-Y2 fica com resultado errado (fica L e deveria ser H)

Lógica dominó

14

Electrónica I


Oscillator em anel

v0 v1 v5

v1 v2v0 v3 v4 v5

T = 2 × tp × N

Electrónica I


Circuitos com memoriaLatch

Latch SRFlip-flop SR com clock

15

Electrónica I


Flip-flop D

Flip-flop D master slave

Electrónica I


MOS Memory HierarchyMOS

Memory

MOSMemory

Static RAM(SRAM)

Static RAM(SRAM)

Dynamic RAM(DRAM)

Dynamic RAM(DRAM)

Random Accessed Memory(RAM)

Random Accessed Memory(RAM)

Read Only Memory(ROM)

Read Only Memory(ROM)

Programmable ROM(PROM)

Programmable ROM(PROM) Mask ROMMask ROM

EPROMEPROM EEPROMEEPROM

ConventionalConventional FlashFlash

Volatile Non-volatile

16

Electrónica I


– ROM : Read Only Memory

– EPROM : Erasable Programmable ROM

– EEPROM : Electrically Erasable Programmable ROM

– Flash : Flash Erase EEPROM

Program

Erase

EPROM EEPROM Flash

� Byte Programming� CHE Programming

� Chip Erasing� UV Erasing

� Byte Programming� FN Programming

� Byte Erasing� FN Erasing

� Byte Programming� CHE/FN Programming

� Sector Erasing� FN Erasing

EPROM EEPROM Flash+

Electrónica I


Volatile vs. Non-volatile

BL

WL

CS

VDD

GND

WL

BL

BL

BL

WL

NVMCell

DRAM SRAM NVM

Volatile Non-volatile

� Speed

� Criterion for retention

� Power Consumption

� Cost

Medium (<100ns)

Need VCC and Refresh

High

Low

Fast (<10ns)

Need VCC

Low

High

17

Electrónica I


Arquitectura de uma memoria

Row Decoder

Row Decoder

Sense AmplifierSense Amplifier

Column DecoderColumn Decoder

Data I/OBuffer

Data I/OBuffer

Memory Cell ArrayRow

Addresses

Column

Addresses

Word Line (WL)

Bit L

ine (B

L)

Memory Cell

Electrónica I


Célula de memoria RAM

Arquitectura de uma memoria

CMOS SRAM

18

Electrónica I


Memoria ROM

Descodificador de endereços

Programação é fixa e feita durante a fase de fabricação

programação

Electrónica I


Memoria ROM

19

Electrónica I


Memoria dinâmica

redistribuição de carga

Necessita de refrescamento porque Cs descarrega com o tempo

Electrónica I


DRAM Cell

Uses Polysilicon-Diffusion Capacitance

Expensive in Area

M1 wordline

Diffusedbit line

Polysilicongate

Polysiliconplate

Capacitor

Cross-section Layout

Metal word line

Poly

SiO2

Field Oxiden+ n+

Inversion layerinduced byplate bias

Poly

CsQ

20

Electrónica I


SEM of poly-diffusion capacitor 1T-DRAM

Electrónica I


Memoria EPROM

Transístor durante a programação

A programação aumenta o Vt do MOS

21

Electrónica I


Floating gate

Source

Substratep

Gate

Drain

n1 n1

FLOTOX transistorFowler-NordheimI-V characteristic

20–30 nm

10 nm

-10 V

10 V

I

VGD

EEPROM

Electrónica I


Cross-sections of NVM cells

EPROMFlash

22

Electrónica I


1 Gbit Flash Memory

Sense Latches(10241 32) 3 8

Data Caches(10241 32) 3 8

Sense Latches(10241 32) 3 8

Data Caches(10241 32) 3 8

Wor

d Li

ne D

river

Wor

d Li

ne D

river

Wor

d Li

ne D

river

Wor

d Li

ne D

river

512Mb Memory Array 512Mb Memory Array

BL0 BL1 ····· BL16895 BL16996 BL16897··· BL33791

SGDWL31

WL0SGS

Block0

BLT0

Block1023

Block0

Block1023

Bit Line Control CircuitBLT1

I/OI/O

Electrónica I


125mm2 1Gbit NAND Flash Memory

10.7

mm

11.7mm

2kB

Pag

e bu

ffer

& c

ache

Cha

rge

pum

p

16896 bit lines

32 word lines x 1024 blocks

23

Electrónica I


125mm2 1Gbit NAND Flash Memory

• Technology 0.13µµµµm p-sub CMOS triple-well1poly, 1polycide, 1W, 2Al

• Cell size 0.077µµµµm2• Chip size 125.2mm2• Organization 2112 x 8b x 64 page x 1k block• Power supply 2.7V-3.6V• Cycle time 50ns• Read time 25µµµµs• Program time 200µµµµs / page• Erase time 2ms / block

• Technology 0.13µµµµm p-sub CMOS triple-well1poly, 1polycide, 1W, 2Al

• Cell size 0.077µµµµm2• Chip size 125.2mm2• Organization 2112 x 8b x 64 page x 1k block• Power supply 2.7V-3.6V• Cycle time 50ns• Read time 25µµµµs• Program time 200µµµµs / page• Erase time 2ms / block

Electrónica I


Porta ECL

24

Electrónica I


Característica de transferência entrada saída

Electrónica I


Terminações de saída

25

Electrónica I


Gate TTL – Transístor-Transístor-Logic

NAND

Electrónica I


Gates TTL

26

Electrónica I


Níveis lógicos

Electrónica I


414Advanced Schottky lowpower 74ALS

30201.5Advanced Schottky 74AS

20210Schottky low power 74LS

60203Schottky 74S

1001010Standard 74

Tp . PdPd (mW)Tp (ns)TTL

25110kH

400.75100k

25210k

Pd (mW)Tp (ns)Família ECL

27

Electrónica I


Texas Instruments 2007

Electrónica I



28

Electrónica I


LVDS – Low Voltage Differential Signaling Texas Instruments 2007

Velocidades até 400 Mbps

Electrónica I


Velocidades e tempos de atrazo das familias logicas

29

Electrónica I



electronica i 2008 2009 electronica digital i 2008_2009_… · electronica i...

Documents