Práctica Nombre Fecha de realización Fecha límite para entrega del reporte

Publicación de calificaciones

1 Características de desempeño de los circuitos digitales 14-feb-11 20-feb-11 21-feb-11

2 Familia lógica DTL y RTL 21-feb-11 27-feb-11 28-feb-11

3 Familia lógica RTL modificada 28-feb-11 06-mar-11 07-mar-11

4 Comparación entre familias lógicas 07-mar-11 13-mar-11 14-mar-11

6 Interfaz con el puerto USB 28-mar-11 03-abr-11 04-abr-11

7 Interfaz entre el puerto USB y una pantalla LCD 11-abr-11 17-abr-11 18-abr-11

8Programación de una memoria

serial con el protocolo I2C18-abr-11 24-abr-11 25-abr-11

9 Conversor Analógico Digital de 16 bits serial con interfaz USB 25-abr-11 01-may-11 02-may-11

Proyecto final Propuesto por el estudiante 09-may-11 21-may-11 16-may-11

Proyecto final Exposición de proyectos 23-may-11 29-may-11 30-may-11

Primer Examen Parcial: sábado 21 de marzo 9:00 -12 hrs.

Segundo Examen Parcial: sábado 6 de junio 9:00 a 12:00 hrs.

Exámenes Parciales

UNIVERSIDAD AUTÓNOMA DEL ESTADO DE MÉXICOFACULTAD DE INGENIERÍA

ELECTRÓNICA DIGITAL. 2015A

CALENDARIO DE PRÁCTICAS DE LABORATORIO Y EXÁMENES PARCIALESFebrero de 2015